### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-347299

(43)Date of publication of application: 05.12.2003

(51)Int.Cl.

H01L 21/3205 H01L 21/8238 H01L 27/092

(21)Application number: 2002-151268

(71)Applicant:

RENESAS TECHNOLOGY CORP

(22)Date of filing:

24.05.2002

(72)Inventor:

**NOGUCHI JUNJI** 

**OSHIMA TAKAFUMI** 

MIURA NORIKO


### (54) METHOD FOR MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To suppress or prevent stress migration defects of a semiconductor integrated circuit device having embedded

wirings.

SOLUTION: Wiring grooves 16a are formed in insulating films 15a, 11b, 12b and 15b, and in the wiring grooves 16a, embedded second layer wirings L2 each having a conductive barrier film 17a and a main conductive film 18a containing copper as a main component by the CMP method. Subsequently, after cleaning and ammonia plasma treatment are performed, the CMP surface of a wafer 1W is exposed to an inorganic silane compound gas, such as mono- silane or the like, so as to subject a microvolume of silicon to a solid solution in the outer layer of the main conductive film 18a in the embedded second layer wirings L2. Then, an insulating film 15b of a wiring cap, which mainly contains a material having a smaller dielectric constant than silicon nitride, is deposited on the principal plane of the wafer 1W by CVD method using an organic silane compound gas as film-forming gas.







#### LEGAL STATUS

[Date of request for examination]

14.03.2005

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-347299 (P2003-347299A)

(43)公開日 平成15年12月5日(2003.12.5)

(51) Int.Cl.7

識別記号

FI

テーマコート\*(参考)

HO1L 21/3205 21/8238

27/092

H01L 21/88

5F033 M

27/08

321F 5F048

審査請求 未請求 請求項の数35 OL (全 29 頁)

(21)出願番号

(22) 出願日

特顧2002-151268(P2002-151268)

(71)出願人 503121103

株式会社ルネサステクノロジ

東京都千代田区丸の内二丁目4番1号

平成14年5月24日(2002.5.24)

(72)発明者 野口 純司

東京都青梅市新町六丁目16番地の3 株式

会社日立製作所デバイス開発センタ内

(72) 発明者 大島 隆文

東京都青梅市新町六丁目16番地の3 株式

会社日立製作所デバイス開発センタ内

(74)代理人 100080001

弁理士 筒井 大和

最終頁に続く


#### (54) 【発明の名称】 半導体集積回路装置の製造方法

### (57)【要約】

【課題】 埋込配線を有する半導体集積回路装置のスト レスマイグレーション不良を抑制または防止する。

【解決手段】 絶縁膜15a、11b、12b、15b に配線溝16aを形成した後、CMP法により配線溝1 6 a内に導電性バリア膜17aと銅を主成分とする主導 体膜18aとを有する埋込第2層配線L2を形成する。 続いて、洗浄処理およびアンモニアプラズマ処理を経た 後、ウエハ1WのCMP面をモノシラン等のような無機 系シラン化合物ガスに晒すことにより、埋込第2層配線 L2の主導体膜18aの表層に微量のシリコンを固溶さ せる。その後、成膜ガスとして有機系シラン化合物ガス を用いた C V D 法によりウエハ 1 Wの主面上に窒化シリ コンよりも誘電率の低い材料を主体とする配線キャップ 用の絶縁膜15bを堆積する。

## 図 13



1W:ウエハ 1S:半導体基板

16a: 配線灣(配線開口部) 17a: 導電性パリア膜(第1導体膜) 18a: 主導体膜(第2導体膜)

12:埋込第2層配線

(2)

【特許請求の範囲】

【請求項1】 以下の工程を有することを特徴とする半 導体集積回路装置の製造方法;

1

(a) ウエハ上に第1 絶縁膜を堆積する工程、(b) 前記第1 絶縁膜に配線開口部を形成する工程、(c) 前記配線開口部内に、銅の拡散に対してバリア性を有する第1 導体膜および銅を主成分とする第2 導体膜を含む配線を形成する工程、(d) 前記第1 絶縁膜および配線の表面に対して還元性プラズマ処理を施す工程、(e) 前記配線の表面に銅の拡散を抑制または防止するような第1原子を固溶させる工程、(f) 前記第1 絶縁膜および配線上に、成膜ガスとして有機系シラン化合物ガスを用いる化学気相成長法によって第2 絶縁膜を堆積する工程。

【請求項2】 請求項1記載の半導体集積回路装置の製造方法において、前記(e)工程は、無機系シラン化合物ガスを含むガスに前記配線を晒すことにより、前記配線の表面に前記第1原子としてシリコンを固溶させることを特徴とする半導体集積回路装置の製造方法。

【請求項3】 請求項2記載の半導体集積回路装置の製造方法において、前記(e)工程の無機系シラン化合物ガスがモノシランガスであることを特徴とする半導体集積回路装置の製造方法。

【請求項4】 請求項2記載の半導体集積回路装置の製造方法において、前記(e)工程の無機系シラン化合物ガスがジシランガスまたはジクロルシランガスであることを特徴とする半導体集積回路装置の製造方法。

【請求項5】 請求項1記載の半導体集積回路装置の製造方法において、前記第1原子の固溶量は、前記配線の第2導体膜の結晶系を変化させない量であることを特徴とする半導体集積回路装置の製造方法。

【請求項6】 請求項1記載の半導体集積回路装置の製造方法において、前記(f)工程の成膜ガスは有機系シラン化合物ガスとしてトリメチルシランガスを含み、前記第2絶縁膜は炭化シリコンまたは炭窒化シリコンを主成分とする絶縁膜からなることを特徴とする半導体集積回路装置の製造方法。

【請求項7】 請求項1記載の半導体集積回路装置の製造方法において、前記(f)工程の成膜ガスは前記有機系シラン化合物ガスとしてトリメトキシシランガスを含み、前記第2絶縁膜は酸窒化シリコンを主成分とする絶 40縁膜からなることを特徴とする半導体集積回路装置の製造方法。

【請求項8】 請求項1記載の半導体集積回路装置の製造方法において、前記還元性プラズマ処理がアンモニアプラズマ処理であることを特徴とする半導体集積回路装置の製造方法。

【請求項9】 以下の工程を有することを特徴とする半 導体集積回路装置の製造方法;

(a) ウエハ上に第1絶縁膜を堆積する工程、(b) 前記第1絶縁膜に配線開口部を形成する工程、(c) 前記

配線開口部内に、銅の拡散に対してバリア性を有する第 1 導体膜および銅を主成分とする第 2 導体膜を含む配線を形成する工程、(d)前記第 1 絶縁膜および配線の表面に対して還元性プラズマ処理を施す工程、(e)前記配線の表面に銅の拡散を抑制または防止するような第 1 原子を固溶させる工程、(f)前記第 1 絶縁膜および配線上に、無機系シラン化合物ガスを含まない成膜ガスを用いる化学気相成長法によって第 2 絶縁膜を堆積する工程。

10 【請求項10】 請求項9記載の半導体集積回路装置の 製造方法において、前記(e)工程は、無機系シラン化 合物ガスを含むガスに前記配線を晒すことにより、前記 配線の表面に前記第1原子としてシリコンを固溶させる ことを特徴とする半導体集積回路装置の製造方法。

【請求項11】 請求項10記載の半導体集積回路装置の製造方法において、前記(e)工程の無機系シラン化合物ガスがモノシランガスであることを特徴とする半導体集積回路装置の製造方法。

【請求項12】 請求項10記載の半導体集積回路装置 20 の製造方法において、前記(e)工程の無機系シラン化 合物ガスがジシランガスまたはジクロルシランガスであることを特徴とする半導体集積回路装置の製造方法。

【請求項13】 請求項9記載の半導体集積回路装置の 製造方法において、前記(f)工程の成膜ガスは有機系 シラン化合物ガスとしてトリメチルシランガスを含み、 前記第2絶縁膜は炭化シリコンまたは炭窒化シリコンを 主成分とする絶縁膜からなることを特徴とする半導体集 積回路装置の製造方法。

【請求項14】 請求項9記載の半導体集積回路装置の30 製造方法において、前記(f)工程の成膜ガスは前記有機系シラン化合物ガスとしてトリメトキシシランガスを含み、前記第2絶縁膜は酸窒化シリコンを主成分とする絶縁膜からなることを特徴とする半導体集積回路装置の製造方法。

【請求項15】 以下の工程を有することを特徴とする 半導体集積回路装置の製造方法;

(a) ウエハ上に第1絶縁膜を堆積する工程、(b) 前記第1絶縁膜に配線開口部を形成する工程、(c) 前記配線開口部内に、銅の拡散に対してバリア性を有する第1導体膜および銅を主成分とする第2導体膜を含む配線を形成する工程、(d) 前記第1絶縁膜および配線の表面に対して還元性プラズマ処理を施す工程、(e) 前記配線の表面に銅の拡散を抑制または防止するような第1原子を固溶させる工程、(f) 前記第1絶縁膜および配線上に、有機系シラン化合物ガスを含み、無機系シラン化合物ガスを含まない成膜ガスを用いる化学気相成長法によって第2絶縁膜を堆積する工程。

【請求項16】 請求項15記載の半導体集積回路装置の製造方法において、前記(e)工程は、無機系シラン 60 化合物ガスを含むガスに前記配線を晒すことにより、前 記配線の表面に前記第1原子としてシリコンを固溶させることを特徴とする半導体集積回路装置の製造方法。

【請求項17】 以下の工程を有することを特徴とする 半導体集積回路装置の製造方法;

(a)ウエハ上に第1絶縁膜を堆積する工程、(b)前記第1絶縁膜に配線開口部を形成する工程、(c)前記配線開口部内に、銅の拡散に対してバリア性を有する第1導体膜および銅を主成分とする第2導体膜を含む配線を形成する工程、(d)前記第1絶縁膜および配線の表面に対してアンモニアプラズマ処理を施す工程、(e)前記配線を無機系シラン化合物ガスに晒すことにより、前記配線の表面にシリコンを固溶させる工程、(f)前記第1絶縁膜および配線上に、成膜ガスとして有機系シラン化合物ガスを用いる化学気相成長法によって第2絶縁膜を堆積する工程。

【請求項18】 請求項17記載の半導体集積回路装置の製造方法において、前記(e)工程の無機系シラン化合物ガスがモノシランガスであることを特徴とする半導体集積回路装置の製造方法。

【請求項19】 請求項17記載の半導体集積回路装置の製造方法において、前記(e)工程の無機系シラン化合物ガスがジシランガスまたはジクロルシランガスであることを特徴とする半導体集積回路装置の製造方法。

【請求項20】 請求項17記載の半導体集積回路装置の製造方法において、前記(f)工程の成膜ガスは有機系シラン化合物ガスとしてトリメチルシランガスを含み、前記第2絶縁膜は炭化シリコンまたは炭窒化シリコンを主成分とする絶縁膜からなることを特徴とする半導体集積回路装置の製造方法。

【請求項21】 請求項17記載の半導体集積回路装置の製造方法において、前記(f)工程の成膜ガスは前記有機系シラン化合物ガスとしてトリメトキシシランガスを含み、前記第2絶縁膜は酸窒化シリコンを主成分とする絶縁膜からなることを特徴とする半導体集積回路装置の製造方法。

【請求項22】 以下の工程を有することを特徴とする 半導体集積回路装置の製造方法;

(a) ウエハ上に第1絶縁膜を堆積する工程、(b) 前記第1絶縁膜に配線開口部を形成する工程、(c) 前記配線開口部内に、銅の拡散に対してバリア性を有する第1導体膜および銅を主成分とする第2導体膜を含む配線を形成する工程、(d) 前記第1絶縁膜および配線の表面に対してアンモニアプラズマ処理を施す工程、(e) 前記配線を無機系シラン化合物ガスに晒すことにより、前記配線の表面にシリコンを固溶させる工程、(f) 前記第1絶縁膜および配線上に、無機系シラン化合物ガスを含まない成膜ガスを用いる化学気相成長法によって第2絶縁膜を堆積する工程。

【請求項23】 請求項22記載の半導体集積回路装置の製造方法において、前記(e)工程の無機系シラン化

合物ガスがモノシランガスであることを特徴とする半導 体集積回路装置の製造方法。

【請求項24】 以下の工程を有することを特徴とする 半導体集積回路装置の製造方法;

(a) ウエハ上に第1絶縁膜を堆積する工程、(b) 前記第1絶縁膜に配線開口部を形成する工程、(c) 前記配線開口部内に、銅の拡散に対してバリア性を有する第1導体膜および銅を主成分とする第2導体膜を含む配線を形成する工程、(d) 前記第1絶縁膜および配線の表面に対して水素プラズマ処理を施す工程、(e) 前記配線を無機系シラン化合物ガスに晒すことにより、前記配線の表面にシリコンを固溶させる工程、(f) 前記第1 絶縁膜および配線上に、成膜ガスとして有機系シラン化合物ガスを用いる化学気相成長法によって第2絶縁膜を堆積する工程。

【請求項25】 請求項24記載の半導体集積回路装置の製造方法において、前記(e)工程の無機系シラン化合物ガスがモノシランガスであることを特徴とする半導体集積回路装置の製造方法。

20 【請求項26】 以下の工程を有することを特徴とする 半導体集積回路装置の製造方法;

(a) ウエハ上に第1絶縁膜を堆積する工程、(b) 前記第1絶縁膜に配線開口部を形成する工程、(c) 前記配線開口部内に、銅の拡散に対してバリア性を有する第1導体膜および銅を主成分とする第2導体膜を含む配線を形成する工程、(d) 前記第1絶縁膜および配線の表面に対して水素プラズマ処理を施す工程、(e) 前記配線を無機系シラン化合物ガスに晒すことにより、前記配線の表面にシリコンを固溶させる工程、(f) 前記第1 絶縁膜および配線上に、無機系シラン化合物ガスを含まない成膜ガスを用いる化学気相成長法によって第2絶縁膜を堆積する工程。

【請求項27】 請求項26記載の半導体集積回路装置の製造方法において、前記(e)工程の無機系シラン化合物ガスがモノシランガスであることを特徴とする半導体集積回路装置の製造方法。

【請求項28】 以下の工程を有することを特徴とする 半導体集積回路装置の製造方法;

(a) ウエハ上に第1絶縁膜を堆積する工程、(b) 前40 記第1絶縁膜に配線開口部を形成する工程、(c) 前記配線開口部内に、銅の拡散に対してバリア性を有する第1導体膜および銅を主成分とする第2導体膜を含む配線を形成する工程、(d) 前記第1絶縁膜および配線の表面に対して水素プラズマ処理を施す工程、(e) 前記第1絶縁膜および配線の表面に対してアンモニアプラズマ処理を施す工程、(f) 前記配線を無機系シラン化合物ガスに晒すことにより、前記配線の表面にシリコンを固溶させる工程、(g) 前記第1絶縁膜および配線上に、成膜ガスとして有機系シラン化合物ガスを用いる化学気 相成長法によって第2絶縁膜を堆積する工程。

【請求項29】 請求項28記載の半導体集積回路装置 の製造方法において、前記 (f) 工程の無機系シラン化 合物ガスがモノシランガスであることを特徴とする半導 体集積回路装置の製造方法。

【請求項30】 以下の工程を有することを特徴とする 半導体集積回路装置の製造方法;

(a) ウエハ上に第1絶縁膜を堆積する工程、(b) 前 記第1絶縁膜に配線開口部を形成する工程、(c)前記 配線開口部内に、銅の拡散に対してバリア性を有する第 1 導体膜および銅を主成分とする第2 導体膜を含む配線 を形成する工程、(d)前記第1絶縁膜および配線の表 面に対して水素プラズマ処理を施す工程、(e)前記第 1 絶縁膜および配線の表面に対してアンモニアプラズマ 処理を施す工程、(f)前記配線を無機系シラン化合物 ガスに晒すことにより、前記配線の表面にシリコンを固 溶させる工程、(g)前記第1絶縁膜および配線上に、 無機系シラン化合物ガスを含まない成膜ガスを用いる化 学気相成長法によって第2絶縁膜を堆積する工程。

【請求項31】 請求項30記載の半導体集積回路装置 の製造方法において、前記 (f) 工程の無機系シラン化 20 合物ガスがモノシランガスであることを特徴とする半導 体集積回路装置の製造方法。

【請求項32】 半導体集積回路装置の製造方法におい て、(a)ウエハ上に第1絶縁膜を堆積する工程、

- (b) 前記第1絶縁膜に配線開口部を形成する工程、
- (c) 前記配線開口部内に、銅の拡散に対してバリア性 を有する第1導体膜および銅を主成分とする第2導体膜 を含む配線を形成する工程、(d)前記第1絶縁膜およ び配線の表面に対して還元性プラズマ処理を施す工程、
- (e) 前記第1絶縁膜および配線上に、成膜ガスとして 有機系シラン化合物ガスを用いる化学気相成長法によっ て第2絶縁膜を堆積する工程を有し、前記(e)工程の 第2 絶縁膜の堆積処理に先立って前記還元性プラズマ処 理後の配線を前記有機系シラン化合物ガスに晒した際 に、前記有機系シラン化合物ガス中のシリコンが、前記 還元性プラズマ処理後の配線の表面に固溶され易くなる ように、前記還元性プラズマ処理の条件を設定すること を特徴とする半導体集積回路装置の製造方法。

【請求項33】 半導体集積回路装置の製造方法におい て、(a)ウエハ上に第1絶縁膜を堆積する工程、

- (b) 前記第1絶縁膜に配線開口部を形成する工程、
- (c) 前記配線開口部内に、銅の拡散に対してバリア性 を有する第1導体膜および銅を主成分とする第2導体膜 を含む配線を形成する工程、(d) 前記第1 絶縁膜およ び配線の表面に対して還元性プラズマ処理を施す工程、
- (e) 前記配線を無機系シラン化合物ガスに晒すことに より、前記配線の表面にシリコンを固溶させる工程、
- (f) 前記第1絶縁膜および配線上に、成膜ガスとして 有機系シラン化合物ガスを用いる化学気相成長法によっ て第2 絶縁膜を堆積する工程を有し、

前記(e)工程の際に、前記無機系シラン化合物ガス中 のシリコンが、前記還元性プラズマ処理後の配線の表面 に固溶され易くなるように、前記還元性プラズマ処理の 条件を設定することを特徴とする半導体集積回路装置の 製造方法。

【請求項34】 半導体集積回路装置の製造方法におい て、(a) ウエハ上に第1絶縁膜を堆積する工程、

- (b) 前記第1絶縁膜に配線開口部を形成する工程、
- (c) 前記配線開口部内に、銅の拡散に対してバリア性 を有する第1導体膜および銅を主成分とする第2導体膜 を含む配線を形成する工程、(d)前記第1絶縁膜およ び配線の表面に対して還元性プラズマ処理を施す工程、
- (e) 前記配線を無機系シラン化合物ガスに晒すことに より、前記配線の表面にシリコンを固溶させる工程、
- (f) 前記第1絶縁膜および配線上に、有機系シラン化 合物ガスを含み、無機系シラン化合物ガスを含まない成 膜ガスを用いる化学気相成長法によって第2絶縁膜を堆 積する工程を有し、

前記 (e) 工程の際に、前記無機系シラン化合物ガス中 のシリコンが、前記還元性プラズマ処理後の配線の表面 に固溶され易くなるように、前記還元性プラズマ処理の 条件を設定することを特徴とする半導体集積回路装置の 製造方法。

【請求項35】 半導体集積回路装置の製造方法におい て、(a)ウエハ上に第1絶縁膜を堆積する工程、

- (b) 前記第1絶縁膜に配線開口部を形成する工程、
- (c) 前記配線開口部内に、銅の拡散に対してバリア性 を有する第1導体膜および銅を主成分とする第2導体膜 を含む配線を形成する工程、(d)前記第1絶縁膜およ び配線の表面に対してアンモニアガスおよび窒素ガスを 含む雰囲気中でプラズマ処理を施す工程、(e)前記配 線を無機系シラン化合物ガスに晒すことにより、前記配 線の表面にシリコンを固溶させる工程、(f)前記第1 絶縁膜および配線上に、トリメチルシランガスを含む成 膜ガスを用いる化学気相成長法によって炭窒化シリコン を主成分とする第2絶縁膜を堆積する工程を有し、前記 (e) 工程の際に、前記無機系シラン化合物ガス中のシ リコンが、前記プラズマ処理後の配線の表面に固溶され 易くなるように、前記プラズマ処理の条件を設定するこ 40 とを特徴とする半導体集積回路装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路装 置の製造技術に関し、特に、埋込配線の主配線材料とし て銅を主成分とする導体膜を用いる半導体集積回路装置 の製造方法に適用して有効な技術に関するものである。 [0002]

【従来の技術】本発明者が検討した埋込配線技術は、例 えば次の通りである。まず、絶縁膜に配線溝や孔等のよ 50 うな配線開口部を形成した後、その配線開口部内を含む

30

40

絶縁膜上に導電性バリア膜および銅を主成分とする導体膜を下方から順に堆積する。続いて、化学機械研磨法等によって余分な銅を主成分とする導体膜および導電性バリア膜を研磨することにより、配線開口部内に埋込配線を形成する。その後、洗浄処理を施した後、その絶縁膜および埋込配線の上面上に、例えば窒化シリコン膜等からなる配線キャップ絶縁膜を形成する。

【0003】なお、例えば特開2001-160558 号公報には、銅上に窒化シリコン膜等のような絶縁膜を 成膜する際に、銅と絶縁膜との密着性を向上させるため の前処理を、絶縁膜の成膜処理室で、成膜温度よりも低 温で行う技術が開示されている。また、例えば特開20 01-77192号公報には、銅の拡散防止層やエッチ ングストッパー層として酸窒化シリコン膜を用いる技術 が開示されている。さらに、例えば特開平9-3210 45号公報には、銅配線の銅が露出した部分のみに銅シ リサイド層を選択的に形成する技術が開示されている。 また、例えばUSP5447887には、銅配線を形成 した後、プラズマ処理を経ずに銅配線の表面に銅シリサ イド層を形成する技術が開示されている。また、例えば USP6174810、USP6165894または特 開平6-283520号公報には、銅配線構造を有する 半導体集積回路装置のアンモニアプラズマ処理について 記載がある。また、例えば特開2001-60584号 には、炭素含有材料の露出表面を、ヘリウム、アルゴン または他の不活性ガスプラズマや一酸化窒素プラズマの ような酸素含有プラズマで処理する技術が開示されてい る。

#### [0004]

【発明が解決しようとする課題】ところが、上記埋込配 線技術においては、以下の課題があることを本発明者は 見出した。

【0005】すなわち、配線層間を接続するスルーホールの底部でストレスマイグレーション不良が発生する問題がある。この問題は、下層配線の幅が上層配線の幅よりも広い場合に特に顕著である。

【0006】本発明の目的は、配線開口部内に配線を有する半導体集積回路装置のストレスマイグレーション不良を抑制または防止することのできる技術を提供することにある。

【0007】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

## [8000]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0009】すなわち、本発明は、配線開口部内に形成された銅を主成分とする配線の表層に銅の拡散を抑制または防止するような第1原子を固溶させた後、成膜ガス

として有機系シラン化合物ガスを用いる化学気相成長法 によって配線上に絶縁膜を堆積する工程を有するもので ある。

#### [0010]

【発明の実施の形態】本実施の形態を詳細に説明する前に、本実施の形態における用語の意味を説明すると次の通りである。

【0011】1. TDDB (Time Dependence on Diele ctric Breakdown) 寿命とは、絶縁破壊の時間的依存性を客観的に計る尺度であって、所定の温度(例えば $140^{\circ}$ C) の測定条件下で電極間に比較的高い電圧を加え、電圧印加から絶縁破壊までの時間を印加電界に対してプロットしたグラフを作成し、このグラフから実際の使用電界強度(例えば0.2MV/cm)に外挿して求めた時間(寿命)をいう。

【0012】図1~図3は、本実施の形態のTDDB寿命測定に使用した試料の一例を示し、図1は平面図、図2および図3は図1におけるB-B,線断面およびC-C,線の断面を各々示している。この試料は実際にはウエハの TEG(Test Equipment Group)領域に形成できる。図示するように一対の櫛形配線 L を第2 配線層M2 に形成し、最上層のパッドP1,P2 に各々接続する。この櫛形配線 L 間に電界が印加され電流が測定される。パッドP1,P2 は測定端子である。櫛形配線 L の配線幅、配線間隔、配線厚さは何れも0.5  $\mu$  mである。また、配線対向長は $1.58 \times 10^5$   $\mu$  mとした。

【0013】図4は、測定の概要を示した説明図であ る。試料は測定ステージSに保持され、パッドP1, P 2間に電流電圧測定器 (I/V測定器)を接続する。測 定ステージSはヒータHで加熱され試料温度が140℃ に調整される。TDDB寿命測定には定電圧ストレス法 と低電流ストレス法とがあるが、本実施の形態では絶縁 膜に印加される平均電界が一定となる定電圧ストレス法 を用いている。電圧印加の後、時間の経過とともに電流 密度は減少し、その後、急激な電流増加(絶縁破壊)が 観測される。ここでは、リーク電流密度が1µA/cm <sup>2</sup>に達した時間をTDDB寿命(5MV/cmにおける TDDB寿命)とした。なお、本実施の形態において、 TDDB寿命とは、特に言及しない限り0.2MV/c mにおける破壊時間(寿命)をいうが、広義には所定の 電界強度に言及した上で破壊までの時間としてTDDB 寿命の語を用いる場合もある。また、特に言及しない限 り、TDDB寿命は、試料温度140℃の場合をいう。 また、TDDB寿命は前記の櫛形配線上で測定した場合 をいうが、実際の配線間の破壊寿命を反映することは言 うまでもない。

【0014】2.プラズマ処理とは、プラズマ状態にある環境に、基板表面、あるいは、基板上に絶縁膜、金属膜等のような部材が形成されている時にはその部材表面 50 を暴露(又は近接して配置)し、プラズマの化学的、機 械的 (ボンバードメント) 作用を表面に与えて処理することをいう。一般にプラズマは特定のガス (処理ガス) に置換した反応室内に必要に応じて処理ガスを補充しつつ、高周波電界等の作用によりガスを電離させて生成するが、現実には完全に処理ガスで置換することはできない。よって、本実施の形態では、例えばアンモニアプラズマと称しても、完全なアンモニアプラズマを意図する

(窒素、酸素、二酸化炭素、水蒸気等)の存在を排除するものではない。同様に、言うまでもないことであるが、プラズマ中に他の希釈ガスや添加ガスを含むことを排除するものではない。

ものではなく、そのプラズマ内に含まれる不純物ガス

【0015】3. 還元性雰囲気のプラズマとは、還元作用、すなわち、酸素を引き抜く作用を有するラジカル、イオン、原子、分子等の反応種が支配的に存在するプラズマ環境をいい、ラジカル、イオンには、原子あるいは分子状のラジカルあるいはイオンが含まれる。また、環境内には単一の反応種のみならず、複数種の反応種が含まれていても良い。例えば水素ラジカルと $NH_3$ ラジカルとが同時に存在する環境でも良い。

【0016】4. 本実施の形態において、例えば銅からなると表現した場合、主成分として銅が用いられていることを意図する。すなわち、一般に高純度な銅であっても、不純物が含まれることは当然であり、添加物や不純物も銅からなる部材に含まれることを排除するものではない。これは銅に限らず、その他の金属(窒化チタン等)でも同様である。

【0017】5. 化学機械研磨(CMP: Chemical Mechanical Polishing)とは、一般に被研磨面を相対的に軟らかい布様のシート材料等からなる研磨パッドに接触させた状態で、スラリを供給しながら面方向に相対移動させて研磨を行うことをいい、本実施の形態においては、その他、被研磨面を硬質の砥石面に対して相対移動させることによって研磨を行うCML(Chemical Mechanical Lapping)、その他の固定砥粒を使用するもの、及び砥粒を使用しない砥粒フリーCMP等も含むものとする。

【0018】6. 砥粒フリー化学機械研磨は、一般に砥粒の重量濃度が0.5 重量%未満(より好ましくは0.1 重量%、更に好ましくは0.01重量%未満)のスラ 40 リを用いた化学機械研磨をいい、有砥粒化学機械研磨とは、砥粒の重量濃度が0.5 重量%よりも高濃度のスラリを用いた化学機械研磨をいう。しかし、これらは相対的なものであり、第1ステップの研磨が砥粒フリー化学機械研磨で、それに続く第2ステップの研磨が有砥粒化学機械研磨である場合、第1ステップの研磨濃度が第2ステップの研磨濃度よりも1桁以上、望ましくは2桁以上小さい場合などには、この第1ステップの研磨を砥粒フリー化学機械研磨という場合もある。本明細書中において、砥粒フリー化学機械研磨と言うときは、対象とす 50

る金属膜の単位平坦化プロセス全体を砥粒フリー化学機械研磨で行う場合の他、主要プロセスを砥粒フリー化学機械研磨で行い、副次的なプロセスを有砥粒化学機械研磨で行う場合も含むものとする。

【0019】7. 研磨液 (スラリ)とは、一般に化学エッチング薬剤に研磨砥粒を混合した懸濁液をいい、本願においては発明の性質上、研磨砥粒が混合されていないものを含むものとする。

【0020】8. 砥粒 (スラリ粒子) とは、一般にスラ 10 リに含まれるアルミナ、シリカ等のような粉末をいう。

【0021】9.防食剤とは、金属の表面に耐食性、疎水性あるいはその両方の性質を有する保護膜を形成することによって、上記CMPによる研磨の進行を阻止または抑制する薬剤をいい、一般にベンゾトリアゾール(BTA)などが使用される(詳しくは特開平8-64594号公報参照)。

【0022】10.スクラッチフリーとは、上記CMP 法によって研磨されたウエハの研磨面の全面内または所 定の単位面積内に、所定寸法以上の欠陥が検出されない 状態を言う。この所定寸法は、半導体装置の世代や種類 等によって変わるので一概には言えないが、本実施の形態では、インラインの比較欠陥検査において、例えば直径200mmのウエハの研磨面内に、例えば0.3μm 以上の欠陥が検出されない状態されている。

【0023】11. 導電性バリア膜(又は導電性銅拡散バリア膜)とは、一般に銅が層間絶縁膜内や下層へ拡散するのを防止するために、埋込配線の側面または底面に比較的薄く形成される拡散バリア性を有する導電膜であり、一般に、窒化チタン(TiN)、タンタル(T

a)、窒化タンタル (TaN)等のような高融点金属またはその窒化物等が使用される。【0024】12.埋込配線または埋込メタル配線と

は、一般にシングルダマシン(singledamascene)やデュアルダマシン(dual damascene)等のように、絶縁膜に形成された溝や孔などのような配線開口部の内部に導電膜を埋め込んだ後、絶縁膜上の不要な導電膜を除去する配線形成技術によってパターニングされた配線をいう。また、一般に、シングルダマシンとは、ブラグメタルと、配線用メタルとの2段階に分けて埋め込む、埋込配線プロセスを言う。同様にデュアルダマシンとは、一般にプラグメタルと、配線用メタルとを一度に埋め込む、埋込配線プロセスを言う。一般に、銅埋込配線を多層構成で使用されることが多い。

【0025】13. 本実施の形態において半導体集積回路装置というときは、特に単結晶シリコン基板上に作られるものだけでなく、特にそうでない旨が明示された場合を除き、SOI(Silicon On Insulator)基板やTFT (Thin Film Transistor)液晶製造用基板などといった他の基板上に作られるものを含むものとする。

【0026】14.ウエハとは、半導体集積回路の製造

に用いるシリコンその他の半導体単結晶基板(一般にほ ぼ円板形、半導体ウエハ)、サファイア基板、ガラス基 板、その他の絶縁、反絶縁または半導体基板等並びにそ れらの複合的基板を言う。

【0027】15. 半導体集積回路チップまたは半導体 チップ(以下、チップという)とは、ウエハ工程(ウエ ハプロセスまたは前工程)が完了したウエハを単位回路 群に分割したものを言う。

【0028】16.シリコンナイトライド、窒化ケイ素 または窒化シリコン膜というときは、Si3N4のみでは なく、シリコンの窒化物で類似組成の絶縁膜を含むもの とする。

【0029】窒化シリコン系絶縁性バリア膜(又は絶縁 性銅拡散バリア膜) としては、SiN (SiNHを含 む)、SiON、SiCN等がある。これらは、酸化シ リコン系絶縁膜(通常の酸化シリコン膜、プラズマCV Dによる酸化シリコン膜、PSG、BPSG、無機SO G系の塗布系酸化シリコン膜、有機SOG系の塗布系酸 化シリコン膜、その他シロキサン系有機シリカガラス系 の塗布系又はCVD系酸化シリコン膜)のエッチングに 20 対する絶縁性エッチングストップ膜(又は絶縁性エッチ ングストッパー膜)、すなわち、窒化シリコン系絶縁性 エッチングストッパー膜としても使用される。

【0030】また、SiNすなわちSi3N4よりも、低 誘電性の絶縁性バリア膜(絶縁性エッチングストップ 膜) すなわち、SiC、SiCN、SiON等を低誘電 性の絶縁性バリア膜 (低誘電性の絶縁性エッチングスト ップ膜)と言う。

【0031】17. 低誘電率性絶縁膜(Low-K絶縁 膜)とは、パッシベーション膜に含まれる酸化シリコン 膜 (たとえばTEOS (Tetraethoxysilane) 酸化膜) の誘電率よりも低い誘電率を有する絶縁膜を例示でき る。一般的には、TEOS酸化膜の比誘電率 $\varepsilon=4$ . 1  $\sim 4$ . 2程度以下(狭義には比誘電率 $\varepsilon = 3$ . 0以下、 更に狭義には2.7以下)を低誘電率性絶縁膜と言う。

【0032】以下の実施の形態においては便宜上その必 要があるときは、複数のセクションまたは実施の形態に 分割して説明するが、特に明示した場合を除き、それら はお互いに無関係なものではなく、一方は他方の一部ま たは全部の変形例、詳細、補足説明等の関係にある。

【0033】また、以下の実施の形態において、要素の 数等(個数、数値、量、範囲等を含む)に言及する場 合、特に明示した場合および原理的に明らかに特定の数 に限定される場合等を除き、その特定の数に限定される ものではなく、特定の数以上でも以下でも良い。

【0034】さらに、以下の実施の形態において、その 構成要素 (要素ステップ等も含む) は、特に明示した場 合および原理的に明らかに必須であると考えられる場合 等を除き、必ずしも必須のものではないことは言うまで もない。

【0035】同様に、以下の実施の形態において、構成 要素等の形状、位置関係等に言及するときは、特に明示 した場合および原理的に明らかにそうでないと考えられ る場合等を除き、実質的にその形状等に近似または類似 するもの等を含むものとする。このことは、上記数値お

【0036】また、本実施の形態を説明するための全図 において同一機能を有するものは同一の符号を付し、そ の繰り返しの説明は省略する。

よび範囲についても同様である。

【0037】また、本実施の形態で用いる図面において 10 は、平面図であっても図面を見易くするためにハッチン グを付す場合もある。

【0038】また、本実施の形態においては、電界効果 トランジスタを代表するMIS・FET (Metal Insula tor Semiconductor Field Effect Transistor) & MI Sと略し、pチャネル型のMIS・FETをpMISと 略し、nチャネル型のMIS・FETをnMISと略 す。

【0039】以下、本発明の実施の形態を図面に基づい て詳細に説明する。

【0040】 (実施の形態1) まず、本発明者が検討し た課題について説明する。現在、銅を主成分とする埋込 配線構造においてストレスマイグレーション(以下、S Mという) による不良が発生している。本発明者の検討 によれば、SMの問題は、図33や図34のような配線 構造で顕著である。図33は、下層の埋込配線50の幅 が上層の埋込配線51の幅よりも広い場合である。上下 層の埋込配線50,51はスルーホール52を通じて電 気的に接続されている。図34は、上下層の埋込配線5 0,53の幅がほぼ等しい場合である。共通しているの は、スルーホール52が接続される下層の埋込配線50 の幅が広い (例えば4μm程度またはそれ以上) ことで あり、いずれの場合も図35に示すようにスルーホール 52底部にSMによるボイド54が発生している。幅広 の埋込配線50でボイド54が発生し易いのは、図36 に示すように、幅広の埋込配線50では、ボイドや不純 物等が集中する三重点55が形成され易い等の理由が挙 げられる。また、スルーホール52底部でボイド54が 発生し易いのは、スルーホール52がストレスが集中し 40 易い埋込配線50の幅方向中央に配置されること、スル ーホール52の形成時に配線の上部がエッチングされ窪 んでいること、異種金属 (導電性バリア膜) が接触する 部分であること等が挙げられる。このようなSMによる ボイドの発生はスルーホール52部での抵抗率の上昇を 招く。スルーホール52の直径は益々小さくなる傾向に あることから小さなボイドの発生でも抵抗率の大きな上 昇を招き、半導体集積回路装置の歩留まり、信頼性およ び性能の低下を招く。

【0041】そこで、本発明者は、SMによるボイドの 発生原因を調査した結果、ボイドの発生は、埋込配線表

層の酸化銅、銅および酸素の拡散現象に起因することが 明らかにされた。特にダマシンプロセスによる埋込配線 形成では、SMによるボイド発生原因に、そのプロセス 上の下記のような理由がある。すなわち、埋込配線を化 学機械研磨 (Chemical Mechanical Polishing; CM P) 法で形成した後のCMP後洗浄で用いる有機酸は、 銅膜自体をあまりエッチングしないため、銅膜の表面は 酸化銅(CuO)が多い状態となっている。また、CM P後の水素アニールは、高温、長時間(例えば300~ 400℃、2~120分)とするとSMによる劣化が生 じるため、低温(例えば200℃以下)で行う必要があ り、上記の酸化銅を充分に還元できない。しかも、この 酸化銅は、TDDB寿命やヒロックの観点から最適とさ れるアンモニア (NH3) プラズマ処理を行ってもなか なか還元されない。したがって、現状では酸化銅膜が還 元されないまま配線キャップ用の絶縁膜が堆積され、酸 化銅は結果として銅配線中に取り込まれている。この酸 化銅膜は、一般的に電気的にも熱的にも不安定であり拡 散し易いことが知られており、TDDB特性およびSM 寿命に悪影響を与える。しかも、上記したように水素ア ニール条件やアンモニアプラズマ条件には制約があり、 酸化銅を還元する上で充分な処理ができない。そこで、 本実施の形態1においては、配線キャップ絶縁膜の堆積 前のセットフロー(成膜に使う原材料ガスが安定化する までのガス出し処理)を工夫することにより、SMの安 定化を試みた。

【0042】次に、本実施の形態1の半導体集積回路装置の製造方法の具体的な一例を図5の製造フローに沿って、図6~図17を用いて説明する。図5は、本実施の形態1の半導体集積回路装置の製造フロー図を示している。図5中の破線SAは同一処理室内での処理を示している。

【0043】まず、図6は、本実施の形態1の半導体集 積回路装置の製造工程中における要部平面図、図7は図 6のX1-X1線の断面図である。ウエハ1Wを構成す る半導体基板(以下、基板という)1Sは、例えば1~ 10Ωcm程度の比抵抗を有するp型の単結晶シリコンか らなる。基板18の主面 (デバイス形成面) には、溝形 の分離部 (SGI (Shallow Groove Isolation) または STI (Shallow Trench Isolation)) 2が形成されて いる。この溝形の分離部2は、基板1Sの主面に形成さ れた溝内に、例えば酸化シリコン膜が埋め込まれること で形成されている。また、基板1Sの主面側には、p型 ウエルPWLおよびn型ウエルNWLが形成されてい る。p型ウエルPWLには、例えばホウ素が導入され、 n型ウエルNWLには、例えばリンが導入されている。 このような分離部2に囲まれたp型ウエルPWLおよび n型ウエルNWLの活性領域には、nMISQnおよび pMISQpが形成されている。

【0044】nMISQnおよびpMISQpのゲート

絶縁膜3は、例えば厚さ6 nm程度の酸化シリコン膜か らなる。ここでいうゲート絶縁膜3の膜厚とは、二酸化 シリコン換算膜厚(以下、換算膜厚という)であり、実 際の膜厚と一致しない場合もある。ゲート絶縁膜3は、 酸化シリコン膜に代えて酸窒化シリコン膜で構成しても 良い。すなわち、ゲート絶縁膜3と基板1Sとの界面に 窒素を偏析させる構造としても良い。酸窒化シリコン膜 は、酸化シリコン膜に比べて膜中における界面準位の発 生を抑制したり、電子トラップを低減したりする効果が 高いので、ゲート絶縁膜3のホットキャリア耐性を向上 でき、絶縁耐性を向上させることができる。また、酸窒 化シリコン膜は、酸化シリコン膜に比べて不純物が貫通 し難いので、酸窒化シリコン膜を用いることにより、ゲ ート電極材料中の不純物が基板1S側に拡散することに 起因するしきい値電圧の変動を抑制することができる。 酸窒化シリコン膜を形成するには、例えばウエハ1Wを NO、NO2またはNH3といった含窒素ガス雰囲気中で 熱処理すれば良い。また、p型ウエルPWLおよびn型 ウエルNWLのそれぞれの表面に酸化シリコンからなる 20 ゲート絶縁膜3を形成した後、ウエハ1Wを上記した含 窒素ガス雰囲気中で熱処理し、ゲート絶縁膜3と基板1 Sとの界面に窒素を偏析させることによっても、上記と 同様の効果を得ることができる。

【0045】また、ゲート絶縁膜3を、例えば窒化シリ コン膜、あるいは酸化シリコン膜と窒化シリコン膜との 複合絶縁膜で形成しても良い。酸化シリコン膜からなる ゲート絶縁膜3を二酸化シリコン換算膜厚で5 n m 未 満、特に3nm未満まで薄くすると、直接トンネル電流 の発生やストレス起因のホットキャリア等による絶縁破 壊耐圧の低下が顕在化する。窒化シリコン膜は、酸化シ リコン膜よりも誘電率が高いためにその換算膜厚は実際 の膜厚よりも薄くなる。すなわち、窒化シリコン膜を有 する場合には、物理的に厚くても、相対的に薄い二酸化 シリコン膜と同等の容量を得ることができる。従って、 ゲート絶縁膜3を単一の窒化シリコン膜あるいはそれと 酸化シリコン膜との複合膜で構成することにより、その 実効膜厚を、酸化シリコン膜で構成されたゲート絶縁膜 よりも厚くすることができるので、トンネル漏れ電流の 発生やホットキャリアによる絶縁破壊耐圧の低下を改善 40 することができる。

【0046】nMISQnおよびpMISQpのゲート電極4は、例えば低抵抗多結晶シリコン膜上に、例えばチタンシリサイド( $TiSi_x$ )層またはコバルトシリサイド( $CoSi_x$ )層を積層することで形成されている。ただし、ゲート電極構造は、これに限定されるものではなく、例えば低抵抗多結晶シリコン膜、WN(窒化タングステン)膜およびW(タングステン)膜の積層膜で構成される、いわゆるポリメタルゲート構造としても良い。ゲート電極4の側面には、例えば酸化シリコンからなるサイドウォール5が形成されている。

【0048】このようなウエハ1Wの基板1S主面上に は絶縁膜8が堆積されている。この絶縁膜8は、隣接す るゲート電極4, 4の狭いスペースを埋め込むことので きるリフロー性の高い膜、例えばBPSG(Boron-doped Phospho Silicate Glass)膜からなる。また、スピン塗 布法によって形成されるSOG(Spin On Glass) 膜で構 成しても良い。絶縁膜8には、コンタクトホール9が形 成されている。コンタクトホール9の底部からは半導体 領域6,7の上面一部が露出されている。このコンタク トホール9内には、プラグ10が形成されている。プラ グ10は、例えばコンタクトホール9の内部を含む絶縁 膜8上にCVD法等で窒化チタン (TiN) 膜およびタ ングステン (W) 膜を堆積した後、絶縁膜8上の不要な 窒化チタン膜およびタングステン膜をCMP法またはエ ッチバック法によって除去し、コンタクトホール9内の みにこれらの膜を残すことで形成されている。

【0049】絶縁膜8上には、例えばタングステンからなる第1層配線L1が形成されている。第1層配線L1は、プラグ10を通じてnMISQnおよびpMISQpのソースおよびドレイン用の半導体領域6,7やゲート電極4と電気的に接続されている。第1層配線L1の材料は、タングステンに限定されず種々変更可能であり、例えばアルミニウム(A1)またはアルミニウム合金等のような単体金属膜あるいはこれらの単体金属膜の上下層の少なくとも一方にチタン(TiN)等のような金属膜を形成した積層金属膜としても良い。

【0050】また、絶縁膜8上には、第1層配線L1を 覆うように、絶縁膜11aが堆積されている。絶縁膜1 1aは、例えば有機ポリマーまたは有機シリカガラス等 のような低誘電率材料(いわゆるLow-K材料)から なる。この有機ポリマー(完全有機系低誘電性層間絶縁 膜)としては、例えばSiLK(米The Dow ChemicalCo 製、比誘電率=2.7、耐熱温度=490℃以上、絶縁 破壊耐圧=4.0~5.0MV/Vm)またはポリアリ ルエーテル (PAE) 系材料のFLARE (米Honeywell Electronic Materials製、比誘電率=2.8、耐熱温度=400℃以上)等がある。このPAE系材料は、基本性能が高く、機械的強度、熱的安定性および低コスト性に優れるという特徴を有している。上記有機シリカガラス (SiOC系材料)としては、例えばHSG-R7 (日立化成工業製、比誘電率=2.8、耐熱温度=650℃)、Black Diamond (米Applied Materials, Inc製、比誘電率=3.0~2.4、耐熱温度=450℃)またはp-MTES (日立開発製、比誘電率=3.2)等がある。この他のSiOC系材料としては、例えばCORAL (米Novellus Systems, Inc製、比誘電率=2.7~2.4、耐熱温度=500℃)、Aurora2.7 (日本エー・エス・エム社製、比誘電率=2.7、耐熱温度=450℃)等がある。

【0051】また、絶縁膜11aの低誘電率材料としては、例えばFSG等のような完全有機系のSiOF系材料、HSQ (hydrogen silsesquioxane) 系材料、MSQ (methyl silsesquioxane) 系材料、ポーラスHSQ系材料、ポーラスMSQ材料またはポーラス有機系材料を用いることもできる。

【0052】上記HSQ系材料としては、例えばOCDT-12(東京応化工業製、比誘電率= $3.4\sim2.9$ 、耐熱温度=450°C)、FOx (米Dow Corning Corp. 製、比誘電率=2.9)またはOCLT-32(東京応化工業製、比誘電率=2.5、耐熱温度=450°C)等がある。

【0053】上記MSQ系材料としては、例えばOCDT-9 (東京応化工業製、比誘電率=2.7、耐熱温の度=600℃)、LKD-T200(JSR製、比誘電率=2.7~2.5、耐熱温度=450℃)、HOSP(米Honeywell Electronic Materials製、比誘電率=2.5、耐熱温度=550℃)、HSG-RZ25(日立化成工業製、比誘電率=2.5、耐熱温度=650℃)、OCLT-31(東京応化工業製、比誘電率=2.3、耐熱温度=500℃)またはLKD-T400(JSR製、比誘電率=2.2~2、耐熱温度=450℃)等がある。

【0054】上記ポーラスHSQ系材料としては、例えばXLK (米Dow Corning Corp. 製、比誘電率=2.5~2)、OCL T-72 (東京応化工業製、比誘電率= $2.2\sim1.9$ 、耐熱温度=450°C)、Nanoglass (米Honeywell Electronic Materials製、比誘電率= $2.2\sim1.8$ 、耐熱温度=500°C以上)またはMesoELK (米Air Products and Chemicals, Inc、比誘電率=2以下)等がある。

【0055】上記ポーラスMSQ系材料としては、例えばHSG-6211X(日立化成工業製、比誘電率= 2.4、耐熱温度=650℃)、ALCAP-S(旭化 50 成工業製、比誘電率=2.3~1.8、耐熱温度=45 0 °C)、OCL T-77 (東京応化工業製、比誘電率  $=2.2 \sim 1.9$ 、耐熱温度=600 °C)、HSG-6210X (日立化成工業製、比誘電率=2.1、耐熱温度=650 °C)またはsilica aerogel (神戸製鋼所製、比誘電率 $1.4 \sim 1.1$ )等がある。【0056】上記ポーラス有機系材料としては、例えばPolyELK (米Air Products and Chemicals, Inc、比誘電率=2以下、耐熱温度=490 °C)等がある。【0057】さらに、絶縁膜11aの他の材料として酸窒化シリコン (SiON)等のような有機シリコンガラス膜を用いても良い。

17

【0058】上記SiOC系材料、SiOF系材料は、例えばCVD法(Chemical Vapor Deposition)によって形成されている。例えば上記B1ack Diamondは、トリメチルシランと酸素との混合ガスを用いたCVD法等によって形成される。また、上記p-MTE Sは、例えばメチルトリエトキシシランと $N_2O$ との混合ガスを用いたCVD法等によって形成される。それ以外の上記低誘電率の絶縁材料は、例えば塗布法で形成されている。

【0059】このようなLow-K材料からなる絶縁膜 11 a上には、Low-Kキャップ用の絶縁膜12 aが 堆積されている。この絶縁膜12aは、例えば二酸化シ リコン (SiO<sub>2</sub>) に代表される酸化シリコン (SiOx) 膜からなり、例えば化学機械研磨処理 (CMP; C hemical Mechanical Polishing) 時における絶縁膜11 aの機械的強度の確保、表面保護および耐湿性の確保等 のような機能を有している。絶縁膜12aの厚さは、絶 縁膜11aよりも相対的に薄く、例えば25nm~10 0nm程度、好ましくは、例えば50nm程度である。 ただし、絶縁膜12aは、酸化シリコン膜に限定される ものではなく種々変更可能であり、例えば窒化シリコン (SixNy) 膜、炭化シリコン (SiC) 膜または炭窒 化シリコン (SiCN) 膜を用いても良い。これら窒化 シリコン膜、炭化シリコン膜または炭窒化シリコン膜 は、例えばプラズマCVD法によって形成することがで きる。プラズマCVD法で形成された炭化シリコン膜と しては、例えばBLOk (AMAT社製、比誘電率= 4.3)がある。その形成に際しては、例えばトリメチ ルシランとヘリウム (またはN<sub>2</sub>、NH<sub>3</sub>) との混合ガス を用いる。このような絶縁膜11a,12aには、第1 層配線 L 1 の一部が露出するスルーホール 1 3 が穿孔さ れている。このスルーホール13内には、例えばタング ステン等からなるプラグ14が埋め込まれている。

【0060】まず、本実施の形態1においては、上記絶縁膜12 aおよびプラグ14上に絶縁膜(第1絶縁膜)15 aをプラズマCVD法等によって堆積する。絶縁膜15 aは、例えば炭窒化シリコン(SiCN)等のようなLow-K材料からなり、そのその厚さは、例えば25  $nm\sim50$  nm程度、好ましくは、例えば50 nm程

度である。この場合の絶縁膜15aは、例えばトリメチ ルシラン (3MS; Si (CH3) 3H) とアンモニア (NH3) とキャリアガス (ヘリウム (He) または窒 素  $(N_2)$  ) との混合ガスを用いてプラズマCVD法に より形成した。また、絶縁膜15aのその他の材料とし て、例えば炭化シリコン (SiC) または酸窒化シリコ ン(SiON)を用いても良い。絶縁膜15aを炭化シ リコンとする場合は、例えばトリメチルシランとキャリ アガス (ヘリウム) との混合ガスを用いたプラズマ C V D法により形成する。また、絶縁膜15aを酸窒化シリ 10 コンとする場合は、例えばトリメトキシシラン(TM S; SiH (OCH3) 3) と酸化窒素 (N2O) との混 合ガスを用いたプラズマCVD法により形成する。酸窒 化シリコンとして、例えばPE-TMS(Canon 製、誘電率=3.9)等がある。一般的に絶縁膜15a は、窒化シリコン膜等で形成されているが、本実施の形 態1では、炭窒化シリコン、炭化シリコンまたは酸窒化 シリコン等を用いることにより、誘電率を大幅に下げる ことができるので、配線容量を下げることができ、半導 20 体集積回路装置の動作速度を向上させることができる。

18

【0061】続いて、絶縁膜15a上に、絶縁膜11 b, 12bを下層から順に堆積する。絶縁膜11bは、 上記絶縁膜11aと同じ低誘電率性絶縁膜からなる。ま た、その上層の絶縁膜12bは、上記絶縁膜12aと同 じ絶縁膜からなり、同じLow-Kキャップ用の絶縁膜 として機能する。その後、フォトレジスト膜をマスクに したドライエッチング法により、絶縁膜11b,12b を選択的に除去し、配線溝(配線開口部) 16 aを形成 する (図5の工程100)。配線溝16 aを形成するに は、フォトレジスト膜から露出する絶縁膜11b,12 bを除去する際に、絶縁膜11b,12bと、絶縁膜1 5 a とのエッチング選択比を大きくとることで、絶縁膜 15 aをエッチングストッパとして機能させる。すなわ ち、この絶縁膜15aの表面でエッチングを一旦停止さ せた後、絶縁膜15aを選択的にエッチング除去する。 これにより、配線溝16aの形成深さ精度を向上させる ことができ、配線溝16aの掘り過ぎを防止できる。こ のような配線溝16 aは、その平面形状が、図6に示す ように、例えば帯状に形成されている。配線溝16aの 底面からは上記プラグ14の上面が露出されている。ま た、図6では、その最も右側の配線溝16 aが、他の配 線溝16 aよりも幅広とされている場合が例示されてい

【0062】次に、図8は、図6に続く半導体集積回路装置の製造工程中における図6のX1-X1線に相当する部分の断面図を示している。また、図9は、図8に続く半導体集積回路装置の製造工程中における図6のX1-X1線に相当する部分の断面図である。

【0063】まず、図8に示すように、ウエハ1Wの主 50 面上の全面に、例えば窒化チタン (TiN) 等からなる

厚さ50nm程度の薄い導電性バリア膜 (第1導体膜) 17aをスパッタリング法等で堆積する(図5の工程1 01)。この導電性バリア膜17aは、例えば後述の主 導体膜形成用の銅の拡散を防止する機能、その主導体膜 と絶縁膜11b, 12a, 12b, 15aとの密着性を 向上させる機能および主導体膜のリフロー時に銅の濡れ 性を向上させる機能等を有している。このような導電性 バリア膜17aとしては、上記窒化チタンに代えて、銅 と殆ど反応しない窒化タングステン(WN)または窒化 タンタル (TaN) 等のような高融点金属窒化物を用い ることが好ましい。また、その窒化チタンに代えて、高 融点金属窒化物にシリコン(Si)を添加した材料や、 銅と反応し難いタンタル(Ta)、チタン(Ti)、タ ングステン (W)、チタンタングステン (TiW) 合金 等のような高融点金属を用いることもできる。また、本 実施の形態1によれば、導電性バリア膜17aの膜厚 を、例えば10nm、それよりも小さい6~7nmまた は5nm以下としても良好なTDDB特性を得ることが できる。

【0064】続いて、導電性バリア膜17a上に、例え ば厚さ800~1600nm程度の相対的に厚い銅から なる主導体膜 (第2導体膜) 18 aを堆積する (図5の 工程102)。本実施の形態1では、主導体膜18a を、例えばメッキ法で形成した。メッキ法を用いること により、良好な膜質の主導体膜18 aを埋め込み性良 く、かつ、低コストで形成することができる。この場 合、まず、導電性バリア膜17a上に、銅からなる薄い 導体膜をスパッタリング法で堆積した後、その上に、銅 からなる相対的に厚い導体膜を、例えば電解メッキ法ま たは無電解メッキ法によって成長させることで主導体膜 18 a を堆積した。このメッキ処理では、例えば硫酸銅 を基本とするメッキ液を使用した。ただし、上記主導体 膜18aをスパッタリング法で形成することもできる。 この導電性バリア膜17aおよび主導体膜18aを形成 するためのスパッタリング法としては、通常のスパッタ リング法でも良いが、埋込み性および膜質の向上を図る 上では、例えばロングスロースパッタリング法やコリメ ートスパッタリング法等のような指向性の高いスパッタ リング法を用いることが好ましい。また、主導体膜18 aをCVD法で形成することもできる。その後、例えば 475℃程度の非酸化性雰囲気 (例えば水素雰囲気) 中 において基板1Sに対して熱処理を施すことにより主導 体膜18aをリフローさせ、銅を配線溝16aの内部に 隙間なく埋め込む。

【0065】次に、主導体膜18aおよび導電性バリア膜17aをCMP法によって研磨する(図5の工程103)。本実施の形態1においては、CMP法として、例えば上記砥粒フリーCMP(第1ステップ)および有砥粒CMP(第2ステップ)の2ステップCMP法を用いる。すなわち、例えば次の通りである。

【0066】まず、第1ステップは、銅からなる主導体 膜18aを選択的に研磨することを目的とている。研磨 液 (スラリ) 中には、保護膜形成用の防蝕剤、銅の酸化 剤および銅の酸化膜をエッチングする成分が含まれてい るが、砥粒は含まれていない。研磨液中の砥粒の含有量 は、例えば0.5重量%以下または0.1重量%以下の ものが好ましく、特に0.05重量%以下あるいは0. 01重量%以下のものはさらに好ましい。ただし、砥粒 を研磨剤全体の3~4%程度含ませても良い。研磨液と しては、銅の腐食域に属するようにそのpHが調整され たものが使用され、さらに導電性バリア膜17aに対す る主導体膜18aの研磨選択比が、例えば少なくとも5 以上となるようにその組成が調整されたものが使用され る。このような研磨液として、酸化剤と有機酸とを含ん だスラリを例示することができる。酸化剤としては、過 酸化水素 (H2O2)、水酸化アンモニウム、硝酸アンモ ニウム、塩化アンモニウムなどを例示することができ、 有機酸としては、クエン酸、マロン酸、フマル酸、リン ゴ酸、アジピン酸、安息香酸、フタル酸、酒石酸、乳 20 酸、コハク酸、シュウ酸などを例示することができる。 これらのうち、過酸化水素は金属成分を含まず、かつ強 酸ではないため、研磨液に用いて好適な酸化剤である。 また、クエン酸は食品添加物としても一般に使用されて おり、毒性が低く、廃液としての害も低く、臭いもな く、水への溶解度も高いため、研磨液に用いて好適な有 機酸である。本実施の形態では、例えば純水に5体積% の過酸化水素と0.03重量%のクエン酸とを加え、砥 粒の含有量を0.01重量%未満にした研磨液を使用す る。防蝕剤としては、例えばBTAが用いられている。 【0067】この第1ステップの砥粒フリーCMPで は、主導体膜18aの保護作用とエッチング作用との両 方を生じさせながら主導体膜18aを主に化学的要素で 研磨する。すなわち、上記研磨液で化学機械研磨を行う と、まず銅表面が酸化剤によって酸化され、表面に薄い 酸化層が形成される。次に酸化物を水溶性化する物質が 供給されると上記酸化層が水溶液となって溶出し、上記 酸化層の厚さか減る。酸化層が薄くなった部分は再度酸 化性物質に晒されて酸化層の厚さが増し、この反応を繰 り返して化学機械研磨が進行する。保護膜の除去は主に 40 研磨パッドとの接触で行われる。

【0068】研磨の条件は、一例として荷重=250g/cm $^2$ 、ウエハキャリア回転数=30rpm、定盤回転数=25rpm、スラリ流量=150cc/minとし、研磨パッドは、例えば米国ロデール(Rodel) 社の硬質パッド(IC1400)を使用した。この研磨パッドは、平坦性を上げる観点から硬質パッドを採用したが、軟質パッドを使用しても良い。研磨の終点は、主導体膜18aが除去されて下地の導電性バリア膜17aが露出した時点とし、終点の検出は、研磨対象が主導体膜18aから導電性バ50リア膜17aになったときに変化する定盤またはウエハ

キャリアの回転トルク信号強度を検出することによって行う。また、研磨パッドの一部に穴を開け、ウエハ 1 W の表面からの光反射スペクトル変化に基づいて終点を検出したり、スラリの光学的スペクトル変化に基づいて終点を検出したりしても良い。

【0069】このような研磨処理において、銅からなる主導体膜18aの研磨速度は、例えば500nm/min程度、導電性バリア膜18aの研磨速度は、例えば3nm/min程度である。研磨時間は、主導体膜18aの膜厚によって異なるので一概には言えないが、例えば上記の膜厚で $2\sim4$ 分程度である。

【0070】続く第2ステップは、導電性バリア膜17 aを選択的に研磨することを目的としている。この第2 ステップでは、導電性バリア膜17aを研磨パッドの接 触により主として機械的要素で研磨する。ここでは、研 磨液として上記防蝕剤、上記酸化剤および酸化膜をエッ チングする成分の他に、砥粒が含まれている。本実施の 形態1では、研磨液として、例えば純水に5体積%の過 酸化水素、0.03重量%のクエン酸および0.5~ 0.8重量%の砥粒を混合したものを使用するが、これ に限定されるものではない。この砥粒の添加量は、主と して下地の絶縁膜12bが削られないような量に設定さ れており、その量は、例えば1重量%以下にされてい る。砥粒としては、例えばコロイダルシリカ(Si О2) が使用されている。この砥粒としてコロイダルシ リカを用いることにより、CMP処理による絶縁膜12 bの研磨面の損傷を大幅に低減でき、スクラッチフリー を実現できる。また、この第2ステップでは、酸化剤の 量を第1ステップ時の酸化剤の量よりも減らしている。 すなわち、研磨液中の防蝕剤の量を相対的に増やしてい る。そして、導電性バリア膜17aに対する主導体膜1 8 a の研磨選択比が前記砥粒フリー化学機械研磨のそれ よりも低い条件、例えば選択比3以下の条件で研磨を行 う。このような条件で研磨することにより、第2ステッ プにおいては、銅からなる主導体膜18 aの酸化を抑え つつ、保護を強化することができるので、主導体膜18 aが過剰に研磨されないようにすることができ、ディッ シングやエロージョン等を抑制または防止することが可 能となっている。これにより、配線抵抗の増大やバラツ キを抑制または防止できるので、半導体集積回路装置の 性能を向上させることができる。

【0071】第2ステップの研磨の条件は、一例として荷重=120g/cm $^2$ 、ウエハキャリア回転数=30rpm、定盤回転数=25rpm、スラリ流量=150cc/minとし、研磨パッドは、例えばロデール社のIC1400を使用した。研磨量は導電性バリア膜17aの膜厚相当分とし、研磨の終点は、導電性バリア膜17aの膜厚および研磨速度から算出した時間によって制御する。

【0072】このような研磨処理において、導電性バリア膜17aの研磨速度は、例えば80nm/min程

度、銅からなる主導体膜 18aの研磨速度は、例えば 7nm/min程度、下地の絶縁膜 12bの研磨速度は、例えば 3nm/min程度である。研磨時間は、導電性パリア膜 17aの膜厚によって異なるので一概には言えないが、例えば上記の膜厚で 1 分程度である。また、上記砥粒は、コロイダルシリカに代えて、アルミナ(A 1203)を用いることもできる。なお、上記のような砥粒フリーの研磨液を使用した化学機械研磨については、本願発明者などによる特願平 9-29937 75、以 10-317233 100、以 1

【0073】以上のようなCMP処理により、図9に示 すように、配線溝16a内に埋込第2層配線L2を形成 する。埋込第2層配線L2は、相対的に薄い導電性バリ ア膜17aと、相対的に厚い主導体膜18aとを有して おり、プラグ14を通じて第1層配線L1と電気的に接 続されている。本実施の形態1によれば、埋込第2層配 線L2を形成するための研磨処理において、上記のよう なCMP法を採用することにより、CMP処理による絶 20 縁膜12bの研磨面の損傷を大幅に低減でき、上記スク ラッチフリーな研磨が可能となる。上述の例では、Lo w-K材料の絶縁膜11b上に、絶縁キャップ用の絶縁 膜12bを設けたが、本実施の形態1のCMP法によれ ばスクラッチフリー研磨が可能なので、上記絶縁キャッ プ用の絶縁膜12bを設けない構造とすることもでき る。すなわち、CMP面に絶縁膜11bが露出される構 造としても良い。また、図9では、その最も右側の埋込 第2層配線L2が、他の埋込第2層配線L2よりも幅広 (例えば幅が4 μmまたはそれ以上) とされている場合 が例示されている。なお、埋込第2層配線L2の側面に は、基板1Sの主面から離間する方向に向かって配線幅 が次第に広くなるようなテーパが形成されている。この 埋込第2層配線L2の側面と絶縁膜11aの上面との成 す角は、例えば80°~90°の範囲内、具体的には、 例えば88.7°程度である。埋込第2層配線L2の上 部側の幅(配線溝16aの上部側幅)および互いに隣接 する埋込第2層配線L2の上部側の間隔(互いに隣接埋 する埋込第2層配線L2の上部角間の距離)は、例えば  $0.25 \mu m$ 以下、あるいは $0.2 \mu m$ 以下である。ま た、互いに隣接する埋込第2層配線L2の最小隣接ピッ チは、例えば $0.5\mu$ m以下である。配線溝16aのア スペクト比は、例えば1である。

【0074】上記の研磨が終了したウエハ1Wは、その表面に防蝕処理が施される。この防蝕処理部は、研磨処理部の構成と類似した構成になっており、ここでは、まず研磨盤(プラテン)の表面に取り付けた研磨パッドにウエハ1Wの主面が押し付けられて研磨スラリが機械的に除去された後、例えばベンゾトリアゾール(BTA)などの防蝕剤を含んだ薬液がウエハ1Wの主面に供給さ 50 れることによって、ウエハ1Wの主面に形成された銅配

23

線の表面部分に疎水性保護膜が形成される。

【0075】防蝕処理が終了したウエハ1Wは、その表 面の乾燥を防ぐために、浸漬処理部に一時的に保管され る。浸漬処理部は、防蝕処理が終了したウエハ1Wを後 洗浄するまでの間、その表面が乾燥しないように維持す るためのもので、例えば純水をオーバーフローさせた浸 漬槽 (ストッカ) の中に所定枚数のウエハ1Wを浸漬さ せて保管する構造になっている。このとき、埋込第2層 配線L2の電気化学的腐蝕反応が実質的に進行しない程 度の低温に冷却した純水を浸漬槽に供給することによ り、埋込第2層配線L2の腐蝕をより一層確実に防止す ることができる。ウエハ1Wの乾燥防止は、例えば純水 シャワーの供給など、少なくともウエハ1Wの表面を湿 潤状態に保持することのできる方法であれば、上記した 浸漬槽中での保管以外の方法で行っても良い。

【0076】その後、ウエハ1Wの表面の湿潤状態が保 たれた状態で直ちに CMP 後洗浄処理に移行する (図5 の工程104)。まず、ウエハ1Wに対してアルカリ洗 浄処理を施す。この処理は、CMP処理時のスラリ等の 異物を除去する目的を有しており、CMP処理によりウ エハ1Wに付着した酸性スラリを中和し、ウエハ1S と、異物と、洗浄用のブラシとのzeta電位を方向を 揃えて、それらの間の吸着力をなくすために、例えばp H (ペーハー:水素イオン指数) 8程度またはそれ以上 の弱アルカリ薬液を供給しながら、ウエハ1Wの表面を スクラブ洗浄 (またはブラシ洗浄) する。アルカリ薬液 として、例えばアミノエタノール (DAE (Diluted Am ino Ethanol)、組成: 2 - Aminoethanol、H2NCH2 CH<sub>2</sub>OH、濃度: 0.001~0.1%程度、好まし くは0.01%)を用いた。この薬液は、銅のエッチン グ作用が少なく、NH4OHと同等の洗浄力を有する。 この洗浄処理では、ロール型洗浄方式を採用した。ただ し、これに限定されるものではなく種々変更可能であ り、例えばアルカリ洗浄に際してディスク型洗浄方式を 採用することもできる。また、酸洗浄に際してディスク 型洗浄方式やペン型洗浄方式を採用することもできる。 【0077】次に、図10は、図9に続く半導体集積回 路装置の製造工程中における図6のX1-X1線に相当 する部分の断面図である。ここでは、まず、ウエハ1W (特に埋込第2層配線L2が露出するCMP研磨面)に 対して還元処理を施す。すなわち、ウエハ1W (特にC MP研磨面) に対して、例えば水素ガス雰囲気中で、例 えば200~475℃、好ましくは300℃、例えば 0.5~5分、好ましくは2分程度の熱処理を施した (水素 (H<sub>2</sub>) アニール処理:図5の工程105)。こ れにより、CMP時に発生した埋込第2層配線L2表面 の酸化銅膜を銅に還元することができ、その後の酸洗浄 による埋込第2層配線L2のエッチングを抑制または防 止することができる。このため、配線抵抗の上昇、配線 抵抗のばらつきおよび段差の発生を同時に抑制または防

止でき、さらに、エッチコロージョンの発生も抑制また は防止できる。また、還元処理を行わない場合、CMP 処理時にウエハ1 Wの表面に付着した BTA 等のような 有機物が洗浄処理に際してマスクとなり絶縁膜12bの 表層を良好に削りとることができない場合があるが、本 実施の形態 1 のように還元処理を行うことにより、 C M P時に付着したBTA等の有機物を除去することができ るので、絶縁膜12bの表層を、充分に、かつ、均一に 除去することができる。これらにより、半導体集積回路 10 装置のTDDB寿命を大幅に向上させることが可能とな る。なお、場合によっては、上記のような水素アニール を施さなくても良い場合もある。

【0078】続いて、ウエハ1Wに対して酸洗浄処理を 施す(図5の工程106)。この処理は、TDDB特性 の向上、残留金属除去、絶縁膜12b表面のダングリン グボンドの低減および絶縁膜12b表面の凹凸除去等の 目的を有しており、フッ酸水溶液をウエハ1Wの表面に 供給してエッチングによる異物粒子(パーティクル)の 除去を行う。フッ酸洗浄を挿入しただけでもTDDB特 20 性を改善できる。これは、酸処理により表面のダメージ 層が除去されて界面の密着性が向上したためと考えられ る。フッ酸(HF)洗浄は、例えばブラシスクラブ洗浄 を用い、HF濃度を0.5%、洗浄時間を20秒の条件 が選択できる。

【0079】本発明者らの実験によれば、アルカリ洗 浄、水素アニールおよび酸洗浄のシーケンスのTDDB 特性は、アルカリ洗浄と酸洗浄との連続シーケンスのT DDB特性と比較し、約2桁向上することが明らかとさ れた。層間絶縁膜に低誘電率の絶縁材料を用いた埋込銅 配線構造の信頼性を考慮すると、2桁のTDDB寿命の 向上は、非常に有効なプロセスである。アルカリ洗浄と 酸洗浄との間に、水素アニールを挿入することにより、 TDDB寿命が向上する理由として、CMP時に付着す るBTA等の有機物が除去されるため等が考えられる。 有機物が付着したまま酸洗浄を行うと、TDDB寿命を 左右する隣接絶縁膜表面のクリーニング (リフトオフ) が充分にできないと推定される。一方、本実施の形態1 では水素アニール処理を行ってから洗浄処理を行うた め、絶縁膜の表層を、充分に、かつ、均一にリフトオフ 40 することができ、TDDB寿命を向上させることが可能 となる。

【0080】上記の例では、アルカリ洗浄処理を行った 後、還元処理を行い、さらに酸洗浄を行う場合について 説明したが、これに限定されるものではなく種々変更可 能である。例えばСМР処理後、上記還元処理を行い、 その後、アルカリ洗浄処理、酸洗浄処理の順で後洗浄処 理を行っても良い。また、アルカリ洗浄を行わず、酸洗 浄のみを行っても良い。すなわち、CMP処理、還元処 理および酸洗浄処理のシーケンスでも良い。酸洗浄のみ 50 を行っただけでもTDDB特性が改善する。これは、ダ

25

メージ層の除去により界面の特性を向上できたためと思われる。また、逆にアルカリ洗浄のみで、上記酸洗浄処理を行わなくても良い場合もある。また、上記CMP後洗浄処理に先行または並行して、ウエハ1Wの表面を純水スクラブ洗浄、純水超音波洗浄、純水流水洗浄または純水スピン洗浄したり、ウエハ1Wの裏面を純水スクラブ洗浄したりしても良い。

【0081】また、本実施の形態1においては、CMP 処理部およびその後工程の搬送室、防蝕処理室、浸漬処 理室 (ストッカ)、還元処理室および洗浄処理室等のよ うな各室を含む全体を遮光構造とする。これは、CMP 処理後のウエハ 1 Wに光が照射されると電気化学的な作 用によりウエハ1Wのメタル (ここでは埋込第2層配線 L2) が腐蝕するので、それを抑制または防止するため である。特にこの現象は、СМР処理後にウエハ1Wを CMP装置から取り外し、洗浄処理が行われるまでの間 で生じ易い。СMP処理部およびその後工程の各室を遮 光構造とすることにより、CMP処理からその後のウエ ハ1Wの表面に照明光などが照射されないようにするこ とができるので、光起電力効果による短絡電流の発生を 防ぐようにでき、メタルの腐蝕を抑制または防止でき る。このような遮光構造を実現するには、具体的にはC MP装置およびその後の処理室の周囲を遮光シートなど で被覆することによって、各室の内部の照度を少なくと も500ルクス (1x.) 以下、好ましくは300ルク ス以下、あるいは100ルクス以下、さらに好ましくは 50ルクス以下にする。なお、CMP処理室およびその 後の工程の各室を遮光する技術については、例えば本発 明者等によるUSSN. 09/356,707に記載が

【0082】上記のような洗浄処理後、ウエハ1Wに対 してスピンドライヤ等のような乾燥処理を施し、次の工 程に移行する。図11は、図10に続く半導体集積回路 装置の製造工程中における図6のX1-X1線に相当す る部分の断面図である。ここでは、上記のようなCMP 後洗浄処理 (スピンドライヤ等による最終的な乾燥処理 を含む)後に、ウエハ1Wをプラズマ処理室内のステー ジ上に主面を上に向けた状態で載せた状態でウエハ 1 W に対して、例えば次のような還元性プラズマ処理を施 す。すなわち、ウエハ1Wの主面 (特に埋込第2層配線 L2が露出するCMP面)に対して、アンモニア(NH 3) プラズマ処理を施す(図5の工程107)。このア ンモニアプラズマ処理条件は、例えばウエハ1 Wの直径 を8インチ (=約200mm) とした場合、処理圧力を 0.  $5 \sim 1$ . 0 Torr (= 66. 6612 $\sim$ 133. 332Pa)程度、プラズマ処理装置の上部電極の印加 電力を500~1000W程度、プラズマ処理装置の下 部電極の印加電力を0~1000W程度(0が好まし い)、基板 (ウエハ) 温度を300℃~400℃程度、 アンモニアガス流量を500~1500cm<sup>3</sup>/min

程度、処理時間を $5\sim60$  秒程度とした。電極間距離は $300\sim600$  mils (7.62 mm $\sim15$ .24 mm) とした。

【0083】このようなアンモニアプラズマ処理では、CMPで酸化された銅配線表面の酸化銅(CuO、 $CuO_2$ )を銅(Cu)に還元する。また、セットフロー時の銅のシリサイド化を防ぐ窒化銅(CuN)層が埋込第2層配線L2の表面(ごく薄い領域)に形成される。配線間の絶縁膜12bの上面(ごく薄い領域)では、SiN化またはSiH化が進み、絶縁膜12b表面のダングリングボンドを補償し、また、後述のキャップ用の絶縁膜と埋込第2層配線L2および絶縁膜12bとの密着性を向上させることができ、界面のリーク電流を低減することができる。このような効果により、TDDB寿命を向上させることができる。

【0084】上記した還元性プラズマ処理条件は、これら例示した条件に限られないのはもちろんである。本発

明者らの検討では、圧力が高いほどプラズマダメージを 低減でき、基板温度が高いほどTDDB寿命の基板内ば らつきの低減と長寿命化がはかれることが明らかとされ た。また、基板 (ウエハ) 温度が高く、RF電力が大き く、処理時間が長いほど銅の表面にヒロックが発生し易 い、という知見が得られている。これらの知見と装置構 成等による条件のばらつきを考慮すると、例えば処理圧 力は0.5~6Torr (=0.66661×10 $^{2}$ ~ 7. 99932×10<sup>2</sup>Pa)、RF電力は300~6 00W、基板(ウエハ)温度は350~450℃、水素 ガス流量は50~1000cm<sup>3</sup>/min、アンモニア ガス流量は20~500cm<sup>3</sup>/min、処理時間は5 ~180秒、電極間距離は150~1000mils (3.81~25.4mm) の範囲で設定することがで きる。配線開口部内に対するアンモニアプラズマ処理に ついては、本願発明者などによる特開平11-1691 2号、特願平11-226876号、特願2000-3 00853号および特開2001-291720号に記 載がある。また、銅の拡散現象やTDDB寿命の劣化の メカニズム、それを抑制または防止するためのアンモニ ア(NH3)プラズマ処理さらにはLow-K絶縁膜に おける銅配線のTDDB寿命の劣化等については、例え lity Physics Symposium, San Jose, Californias, 2000 のp339-p343に「TDDB Improvement in Cu Metalliza tion under Bias Stress」と題する論文として、また、 IEEE TRANSACTIONS ON ELECTRON DEVICES. VOL. 48, NO. 7, JULY 2001 p 1340 - p 1345 TEffect of NH3-Plasm a Treatment and CMP Modification on TDDB Improveme nt in Cu Metallization」と題する論文として、また、 IEEE 01CH37167.39<sup>th</sup> Annual International Reliabili ty Physics Symposium, Orlando Florida, 2001 p 355 - p 359に「Impact of Low-K Dielectrics and Barrier

27 Metals on TDDB Lifetime of Cu Interconnects」と題 する論文として、本願発明者による記載がある。

【0085】次に、図12は、図11に続く半導体集積

回路装置の製造工程中における図6のX1-X1線に相

当する部分の断面図である。図13は、図12に続く半

導体集積回路装置の製造工程中における図6のX1-X 1線に相当する部分の断面図である。ここでは、まず、 図12に示すように、上記アンモニアプラズマ処理後、 アンモニアプラズマ処理を行ったプラズマ処理室内で大 気開放せず真空状態を維持したまま連続して、ウエハ1 Wの主面、特に埋込第2層配線L2および絶縁膜12b のCMP面を、例えばモノシランガス(SiH4)等の ような無機系シラン化合物ガス雰囲気に晒す(図5の工 程108)。これにより、埋込第2層配線L2の主導体 膜18aの表層にシリコン (第1原子) を固溶させる。 具体的には、例えば次のようにする。まず、処理室内の 圧力を、例えば3.0Torr (399.967Pa) 程度、基板(ウエハ)温度を、例えば300℃~450 ℃程度にした状態で、処理室内にキャリアガスとして、 例えばヘリウムガスを流入してこの処理のセットフロー を開始する。続いて、そのキャリアガスの流入開始から 20秒後にキャリアガスを流したまま処理室内にモノシ ランガスを流入して無機系シラン化合物ガス処理を開始 する。その状態を、例えば10秒程度続けてシリコンを 埋込第2層配線L2の主導体膜18aの表層に固溶させ て処理を終了する。この時のシランガスの流量は、例え ば400cm<sup>3</sup>/min程度、ヘリウムガスの流量は、 例えば900cm<sup>3</sup>/min程度である。シリコンの固 溶量は、埋込第2層配線L2の主導体膜18 aの結晶系 を変化させない程度とされており、具体的には主導体膜 18 aの全体の5%程度またはそれ以下とされることが 好ましい。このような処理により、孔 (スルーホール) 底に当たる埋込配線上部にSMによるボイドが発生する のを抑制または防止できる。これは、モノシランガスの 還元能力がトリメチルシラン等のような有機系シラン化 合物ガスの還元能力よりも高いため、モノシランにより 埋込配線表層の酸化銅が銅に還元されたことによる。す なわち、埋込配線表層に固溶された微量のシリコンが、 埋込配線表層の酸素をゲッタリング (酸素と結合) する ことにより、粒界拡散を抑制または防止するSiO-(Cu) 結合を形成する結果、埋込配線表層の銅(また は酸化銅)の拡散を抑制または防止することができるの で、上記SM不良を抑制または防止できる。本実施の形 態1においては、この無機系シラン化合物ガス処理を、 続く配線キャップ膜の堆積処理のセットフローの一部と して位置付けている。このため、無機系シラン化合物ガ ス処理を追加したからといって製造時間が増大すること もないし、制御や製造装置が複雑になることもない。ま た、アンモニアプラズマ処理から配線キャップ用の絶縁 膜の堆積工程における処理雰囲気の調整が容易であり、

処理の安定化を図ることができるので、処理の信頼性お よび処理結果の再現性を向上させることもできる。もち ろん、無機系シラン化合物処理を配線キャップ膜の堆積 処理のセットフローの一部として位置付けずに別個の独 立した工程として位置付けることもできる。

【0086】次いで、図13に示すように、上記無機系 シラン化合物ガス処理後、その処理を行ったプラズマ処 理室内で大気開放せず真空状態を維持したまま連続し て、埋込第2層配線L2および絶縁膜12bの上面上 に、配線キャップ用の絶縁膜(第2絶縁膜)15bをプ ラズマCVD法等によって堆積する(図5の工程10 9)。絶縁膜15bは、上記絶縁膜15aと同様の材料 および成膜方法により堆積する。特に本実施の形態1で は、この絶縁膜15bの成膜時に成膜ガスとして有機系 シラン化合物ガスを用いたプラズマCVD法を採用す る。すなわち、成膜ガス中にモノシラン等のような無機 系シラン化合物ガスを含まないプラズマCVD法により 絶縁膜15bを堆積する。このようにして成膜される絶 縁膜15bの材料としては、例えば炭窒化シリコン (S iCN)、炭化シリコン (SiC) または酸窒化シリコ ン(SiON)がある。いずれの材料も窒化シリコン膜 よりも誘電率が低いので、配線容量を低減でき、半導体 集積回路装置の動作速度を向上させることが可能とな

【0087】絶縁膜15bの材料を炭窒化シリコン(S iCN) とする場合は、例えば次のように堆積する。ま ず、処理室内の圧力を、例えば3.0Torr(39 9.967Pa)程度、基板 (ウエハ)温度を、例えば 300℃~450℃程度にした状態で、処理室内にキャ リアガスとして、例えばヘリウムガスを流入してこの堆 積処理のセットフローを開始する。この時のヘリウムガ スの流入量は、例えば900cm3/min程度であ る。続いて、そのキャリアガスの流入開始から20秒後 にキャリアガスを流したまま処理室内にトリメチルシラ ンガスおよびアンモニアガス (NH3) を流入する。こ の時のヘリウムガスの流入量は、例えば400cm<sup>3</sup>/ min程度、トリメチルシランガスの流入量は、例えば 160cm<sup>3</sup>/min程度、アンモニアガスの流入量 は、例えば $325cm^3/min$ 程度である。続いて、 例えば10秒程度経過したところでプラズマを形成する ことにより成膜を開始し、その状態を、例えば30秒程 度続けることで、炭窒化シリコンを主成分とする絶縁膜 15bをウエハ1Wの主面上に堆積する。

【0088】絶縁膜15bの材料を炭化シリコン(Si C) とする場合は、例えば次のように堆積する。まず、 処理室内の圧力を、例えば8.7Torr (1159. 90Pa)程度、基板 (ウエハ)温度を、例えば300 ℃~450℃程度にした状態で、処理室内にキャリアガ スとして、例えばヘリウムガスを流入してこの堆積処理 50 のセットフローを開始する。この時のヘリウムガスの流

入量は、例えば1200cm3/min程度である。続 いて、そのキャリアガスの流入開始から20秒後にキャ リアガスを流したまま処理室内にトリメチルシランガス を流入する。この時のヘリウムガスの流入量は、例えば 800cm<sup>3</sup>/min程度、トリメチルシランガスの流 入量は、例えば320cm<sup>3</sup>/min程度である。続い て、例えば10秒程度経過したところでプラズマを形成 することにより成膜を開始し、その状態を、例えば30 秒程度続けることで、炭化シリコンを主成分とする絶縁 膜15bをウエハ1Wの主面上に堆積する。

29

【0089】絶縁膜15bの材料をPE-TMS (Ca non製、誘電率=3.9)等のような酸窒化シリコン (SiON) とする場合は、例えばトリメトキシシラン ガスと酸化窒素 (N2O) ガスとの混合ガスを用いたプ ラズマCVD法等によって堆積する。この酸窒化シリコ ンは、窒素 (N) が5atm%以下、好ましくは1また は2atm%程度のものである。これは、窒素を1また は2atm%程度含むことで銅に対する充分なバリア性 を持たせることが可能だからであり、窒素を5 a t m% 以上増やしても特性の向上は望めず、かえって誘電率が 炭化シリコンよりも高くなり酸窒化シリコンを使用する 意味が薄れてしまうからである。絶縁膜15bの材料を 上記PE-TMS (Canon製) 等とした場合には、 優れた耐湿性を得ることができるので、半導体集積回路 装置の信頼性および性能を向上させることが可能とな

【0090】次に、図14は、図13に続く半導体集積 回路装置の製造工程中における図6のX1-X1線に相 当する部分の断面図である。ここには、層間絶縁膜の堆 積工程および絶縁キャップ膜の堆積工程を経たウエハ1 Wの要部断面図が示されている(図5の工程110,1 11)。配線キャップ用の絶縁膜15 b上には、絶縁膜 11 cが堆積されている。絶縁膜11 cの材料および形 成方法は、上記Low-K材料で構成される絶縁膜11 a, 11bと同じである。この絶縁膜11c上には、絶 縁膜12cが堆積されている。絶縁膜12cの材料、形 成方法および機能は、上記絶縁膜12a,12bと同じ である。この絶縁膜12c上には、絶縁膜15cが堆積 されている。絶縁膜15cの材料、形成方法および機能 は、上記絶縁膜15a,15bと同じである。この絶縁 膜15c上には、絶縁膜11dが堆積されている。絶縁 膜11dの材料および形成方法は、上記Low-K材料 で構成される絶縁膜11a~11cと同じである。この 絶縁膜11 d上には、絶縁膜12 dが堆積されている。 絶縁膜12dの材料、形成方法および機能は、上記絶縁 膜12a~12cと同じである。

【0091】次に、図15は図14に続く半導体集積回 路装置の製造工程中における要部平面図、図16は図1 5のX2-X2線の断面図である。ここでは、絶縁膜1 5 c, 11d, 12dに、平面帯状の配線溝(配線開口

部) 16 bを形成する。ここには、図15 および図16 において左から2番目の配線溝16bの幅は、その直下 の配線溝16aよりも広い場合が例示されている。ま た、図15および図16において最も右側の配線溝16 bの幅は、その直下の配線溝16aよりも狭い場合が例 示されている。また、所望の配線溝16bの底部に、埋 込第2層配線L2の上面の一部が露出するような平面円 形状のスルーホール (配線開口部) 19を形成する。ス ルーホール 19 の直径は、例えば  $0.18 \mu$  m程度であ 10 る。

【0092】次に、図17は図15に続く半導体集積回 路装置の製造工程中における図15のX2-X2線に相 当する部分の要部断面図である。ここでは、配線溝16 bおよびスルーホール19内に導電性バリア膜17bお よび主導体膜18bを埋め込むことで埋込第3層配線L 3を形成する。この埋込第3層配線L3は、デュアルダ マシン法によって形成されている。すなわち、絶縁膜1 5 c, 11d, 12dに配線溝16bを形成し、絶縁膜 15b, 11c, 12cにスルーホール19を形成した 20 後、上記導電性バリア膜 (第1導体膜) 17 b および導 電性バリア膜17bよりも厚い主導体膜 (第2導体膜) 18 bを順に堆積する。すなわち、配線溝16 bとスル ーホール19とを同時に導電性バリア膜17bおよび主 導体膜18 bで埋め込む。導電性バリア膜17 bおよび 主導体膜18bの堆積方法や材料は、上記埋込第2層配 線の導電性バリア膜17aおよび主導体膜18aと同じ である。その後、この導電性バリア膜17bおよび主導 体膜18bを、上記埋込第2層配線L2の形成と同様に CMP 法によって研磨することにより、埋込第3層配線 L3を形成する。埋込第3層配線L3は、スルーホール 19内に埋め込まれた導電性バリア膜17bおよび主導 体膜18bを通じて埋込第2層配線L2と電気的に接続 されている。その後、上記図5の工程104~工程10 8を経た後、前記絶縁膜15bと同様の材料からなる配 線キャップ用の絶縁膜(第2絶縁膜)15 dを、前記絶 縁膜15bと同様に絶縁膜12dおよび埋込第3層配線 L3上に堆積する。ここには、図17において左から2 番目の埋込第3層配線L3の幅が、スルーホール19を 通じて電気的に接続される直下の埋込第2層配線L2よ りも広い場合が例示されている。また、図17において 最も右側の埋込第3層配線L3の幅は、スルーホール1 9を通じて電気的に接続される直下の埋込第2層配線L 2よりも狭い場合が例示されている。本実施の形態1に おいては、このいずれの配線接続構造の場合においても スルーホール19底部でのボイドの発生を抑制または防 止できた。すなわち、SM不良の発生を抑制または防止 することができた。

【0093】次に、図18は、配線層間を接続する孔 (スルーホール19) 部分での抵抗上昇率を示してい 50 る。基板 (ウエハ) 温度を、例えば175℃として、例

えば141時間放置した場合を示している。符号のR1 (黒い三角形)は本実施の形態1の上記無機系シラン化合物ガス処理を施した場合を示し、符号のR0 (白い四角形)は本発明者が検討した技術であって上記無機系シラン化合物ガス処理を施さなかった場合を示している。この結果から本実施の形態1の場合は、抵抗率がほとんど劣化しない(上昇しない)ことが分かる。なお、図18で孔の抵抗率が、約4~5%を越えると更なる熱ストレスで孔底部の配線部分にボイドが発生し、孔と配線との間で接続不良が発生することが本発明者らの繰り返し行われた種々の実験から経験的に判明している。

【0094】また、図19は、上記無機系シラン化合物 ガス処理により銅配線の表層にシリコンを固溶した場合 における銅の拡散係数を測定したものである。図19の 黒い三角形の測定点は、シリコンが1at. %含有の銅 結晶中のシリコンの拡散状態を示し、白い四角形の測定 点は、純銅結晶中の銅の拡散状態を示し、白い三角形の 測定点は、シリコンが1 a t. %含有の銅結晶中の銅の 拡散状態を示している。一方、図20は、銅配線の表層 に酸素を混入した場合における銅の拡散係数を測定した ものである。図20の黒い三角形の測定点は、酸素が1 at. %含有の銅結晶中の酸素の拡散状態を示し、白い 四角形の測定点は、純銅結晶中の銅の拡散状態を示し、 白い三角形の測定点は、酸素が1at. %含有の銅結晶 中の銅の拡散状態を示している。この2つの図から、銅 配線の表層にシリコンを固溶した場合、銅がほとんど拡 散していないのに対して、銅配線の表層に酸素を混入し た場合、銅の拡散が生じていることが分かる。

【0095】このように、本実施の形態1では、配線キャップ用の絶縁膜の材料として窒化シリコンよりも誘電率の低い材料を用いた場合でも埋込配線でのSM不良を抑制または防止できる。このため、配線キャップ用の絶縁膜の誘電率を下げることができるので、半導体集積回路装置の動作速度を向上させることができ、半導体集積回路装置の性能を向上させることができる上、SM不良の発生を抑制または防止できるので、異なる配線層間を接続する孔部分での抵抗を低減でき、半導体集積回路装置の性能、信頼性および歩留まりを向上させることができる。

【0096】(実施の形態2)前記還元性プラズマ処理は、銅配線の表面の酸化銅を銅に還元するとともにその表層の化学的安定性を向上させるようにしている。しかし、還元性プラズマ処理により銅配線の表面をあまり安定化させてしまうと、続く無機系シラン化合物処理において銅配線の表面にシリコンを固溶させることができなくなってしまう場合が生じる。このため、銅配線の表面にシリコンを固溶させることで銅配線の表面の銅(酸化銅、酸素)の拡散を抑制または防止するという上記無機系シラン化合物ガス処理の目的が達成できなくなってしまう。例えば本発明者の検討によれば、炭窒化シリコン

を配線キャップ用の絶縁膜とする場合において、アンモニアプラズマ処理条件として、例えばアンモニアガスと窒素ガスの流量がそれぞれ $400\,\mathrm{cm}^3/\mathrm{min}$ 、 $4500\,\mathrm{cm}^3/\mathrm{min}$ 程度、パワーが $300\,\mathrm{W}$ 、処理時間が $20\,\mathrm{P}$ とした場合は、上記モノシランの効果を得る上であまり良い結果を得ることができなかった。また、同じくアンモニアプラズマ処理条件として、アンモニアガス単独で $400\,\mathrm{cm}^3/\mathrm{min}$ 程度、パワーが $600\,\mathrm{W}$ 、処理時間が $30\,\mathrm{P}$ とした場合も、上記モノシランの効果を得る上で良い結果を得ることができなかった。

【0097】そこで、本実施の形態2においては、上記 無機系シラン化合物ガス処理前に行う還元性プラズマ処 理の条件を、上記無機系シラン化合物ガス処理において シリコンが埋込配線の表層に固溶され易くなるように設 定する。これにより、無機系シラン化合物ガス処理の効 果をより効果的にすることができる。例えば上記の結果 からは次の条件が良いことが考えられる。第1に、還元 性プラズマ処理時の処理ガス中のキャリアガスが相対的 に多い方が良い。第2に、パワーは相対的に低い (例え ば600Wを高パワーとするとそれよりも低い)方が良 い。第3に、処理時間は、上記の条件にもより変わるが 短い方が良い。本発明者の検討によれば、上記のアンモ ニアプラズマ処理における窒素ガスの流入量は、処理室 内に流入した全ガス量の20%程度以下、または10% 程度以下が好ましい。また、パワーは、例えば400W 以下、または300W以下が好ましい。さらに、処理時 間は、例えば25秒以下、または20秒以下が好まし い。具体的には、例えば次のようにする。

【0098】図21は、例えば50nm程度の厚さの炭 窒化シリコン膜を配線キャップ用の絶縁膜(前記実施の 形態1の絶縁膜15b, 15d) としてウエハの主面上 に堆積する場合のフロー図を示している。この場合、ア ンモニアプラズマ処理に際して、まず、処理室内の圧力 を、例えば4.2Torr (559.954Pa)程 度、基板 (ウエハ) 温度を、例えば300℃~450℃ 程度にした状態で、処理室内に、例えばアンモニアガス (NH<sub>3</sub>) および窒素ガス (N<sub>2</sub>) を流入する。このアン モニアガスの流入量は、例えば75cm3/min程度 である。また、窒素ガスの流入量は、アンモニアガスの 流入量よりも多く、例えば5000cm<sup>3</sup>/min程度 である。続いて、上記ガスを上記流入量で処理室内に流 したまま上記ガスの流入開始から20秒程度経過した後 にプラズマ形成用の上下電極間に電圧を印加することで 処理室内にプラズマを形成する。そして、アンモニアを 主体とするプラズマ処理をウエハの主面 (СМР面) に 対して30秒程度施す。この時のパワーは、一般的なア ンモニアプラズマ処理時のパワー (例えば600W程 度)と比べて低く、例えば150W程度である。なお、 この場合のアンモニアプラズマ処理の前後の処理条件は 前記実施の形態1と同じなので説明を省略する。

50

を形成している。

【0099】また、図22は、例えば50nm程度の厚 さの炭化シリコン膜を配線キャップ用の絶縁膜(前記実 施の形態1の絶縁膜15b, 15d) としてウエハの主 面上に堆積する場合のフロー図を示している。この場 合、アンモニアプラズマ処理に際して、上記図21で説 明した炭窒化シリコンを配線キャップ用の絶縁膜とする 場合の窒素ガスがヘリウムガス(He)となるだけでそ れ以外は上記図21で説明したのと同じである。この場 合、本発明者の検討によれば、上記のアンモニアプラズ マ処理におけるヘリウムガスの流入量は、処理室内に流 入した全ガス量の20%程度以下、または10%程度以 下が好ましい。また、パワーおよび処理時間の好ましい 数値例は、上記配線キャップ用の絶縁膜を炭窒化シリコ ンとする場合で説明したのと同じである。なお、この場 合のモノシランガスによる処理および配線キャップ用の 絶縁膜15b,15dの堆積処理の条件も、前記実施の 形態1で説明したのと同じなので説明を省略する。

【0100】 (実施の形態3) 本実施の形態3の半導体 集積回路装置の製造方法を図23~図31により説明す る。

【0101】図23は、銅を主成分とする埋込配線の形 成に用いるСMP装置の全体構成の一例を示す説明図で ある。このCMP装置31は、研磨処理部31aとその 後段に設けられた後洗浄部31bとを有している。研磨 処理部31aには、ウエハ1Wの研磨処理を行う2台の 定盤(第1定盤31c1、第2定盤31c2)、研磨処 理が終わったウエハ1Wを予備洗浄し、その表面に防食 処理を施すクリーン・ステーション31 d、基板1を口 ーダ31e、第1定盤31c1、第2定盤31c2、ク リーン・ステーション31d、アンローダ31f間に移 動させる回転アーム31gなどが設置されている。

【0102】研磨処理部31aの後段には予備洗浄が終 わったウエハ1Wの表面をスクラブ洗浄する後洗浄部3 1 b が設けられている。後洗浄部 3 1 b には、ローダ 3 1 h、第1洗浄部31i1、第2洗浄部31i2、スピ ンドライヤ31i、アンローダ31kなどが設置されて いる。また、研磨処理部31 aおよび後洗浄部31 b は、洗浄中のウエハ 1 Wの表面に光が照射するのを防ぐ ために、全体が遮光壁31mで囲まれ、内部が180ル クス、好ましくは100ルクス以下、さらに好ましくは 50ルクス以下の暗室状態となっている。これは、表面 に研磨液が付着したウエハ1Wに湿潤状態で光が照射さ れると、シリコンの光起電力によってpn接合に短絡電 流が流れ、pn接合のp側(+側)に接続されたCu配 線の表面からCuイオンが解離して配線腐食を引き起こ すので、それを防止するためである。特に、このような フォトコロージョンは、ウエハをCMPテーブルから外 した直後から後洗浄部31bへ移送するまでの間で発生 する可能性が高いので、後洗浄部31bのみならず、研 磨処理部31aをも遮光壁31mで取り囲み、暗室状態

【0103】図24に示すように、第1定盤31c1 は、その下部に設けられた駆動機構31nによって水平 面内で回転駆動する。また、第1定盤31c1の上面に は多数の気孔を有するポリウレタンなどの合成樹脂を均 一に貼り付けて形成した研磨パッド31pが取り付けら れている。第1定盤31c1の上方には、駆動機構31 q によって上下動および水平面内で回転駆動するウエハ キャリア31rが設置されている。ウエハ1Wは、この 10 ウエハキャリア31rの下端部に設けられたウエハチャ ック31sおよびリテーナリング31tによって、その 主面(被研磨面=CMP面)を下向きにして保持され、 所定の荷重で研磨パッド31pに押し付けられる。研磨 パッド31pの表面とウエハ1Wの被研磨面との間には スラリ供給管31uを通じてスラリ(研磨液) Srが供 給され、ウエハ1Wの被研磨面が化学的および機械的に 研磨される。また、第1定盤31c1の上方には、駆動 機構31vによって上下動および水平面内で回転駆動す るドレッサ31wが設置されている。ドレッサ31wの 下端部にはダイヤモンド粒子を電着した基材が取り付け られており、研磨パッド31pの表面は、研磨砥粒によ る目詰まりを防ぐために、この基材によって定期的に切 削される。なお、第2定盤31c2は、2本のスラリ供 給管31u、31uが設けられている点を除き、第1定 盤31 c1とほぼ同様の構成になっている。

34

【0104】上記СMP装置31を使って銅を主成分と する埋め込み配線を形成するには、ローダ31eに収容 されたウエハ1Wを回転アーム31gを使って研磨処理 部31aに搬入する。このウエハ1Wは、前記図6~図 8で説明したのと同じ工程を経たものである。そして、 まず、図25に示すように、ウエハ1Wを第1定盤31 c 1の上において、砥粒を含まないスラリを使用した化 学機械研磨(砥粒フリー化学機械研磨) (第1ステップ のСМР)を行い、図26および図27に示すように、 配線溝16 aの外部の銅からなる主導体膜18 aを除去 する。

【0105】ここで砥粒フリー化学機械研磨とは、アル ミナ、シリカなどの粉末からなる砥粒の含有量が0.5 重量%以下の研磨液 (スラリ) を使用した化学機械研磨 40 を意味し、研磨液としては、特に砥粒の含有量が0.1 重量%以下のものが好ましく、0.05重量%以下ある いは 0.01重量%以下のものはさらに好ましい。

【0106】また、研磨液としては、銅の腐食域に属す るようにそのpHが調整されたものが使用され、さらに 導電性バリア膜21aに対する主導体膜22aの研磨選 択比が少なくとも5以上となるようにその組成が調整さ れたものが使用される。このような研磨液として、酸化 剤と有機酸とを含んだスラリを例示することができる。 酸化剤としては、過酸化水素、水酸化アンモニウム、硝 酸アンモニウム、塩化アンモニウムなどを例示すること

ができ、有機酸としては、クエン酸、マロン酸、フマル 酸、リンゴ酸、アジピン酸、安息香酸、フタル酸、酒石 酸、乳酸、コハク酸、シュウ酸などを例示することがで きる。これらのうち、過酸化水素は金属成分を含まず、 かつ強酸ではないため、研磨液に用いて好適な酸化剤で ある。また、クエン酸は食品添加物としても一般に使用 されており、毒性が低く、廃液としての害も低く、臭い もなく、水への溶解度も高いため、研磨液に用いて好適 な有機酸である。本実施の形態3では、例えば純水に5 体積%の過酸化水素と0.03重量%のクエン酸とを加 え、砥粒の含有量を0.01重量%未満にした研磨液を 使用する。

【0107】上記研磨液で化学機械研磨を行うと、まず 銅表面が酸化剤によって酸化され、表面に薄い酸化層が 形成される。次に酸化物を水溶性化する物質が供給され ると上記酸化層が水溶液となって溶出し、上記酸化層の 厚さか減る。酸化層が薄くなった部分は再度酸化性物質 に晒されて酸化層の厚さが増し、この反応を繰り返して 化学機械研磨が進行する。なお、このような砥粒フリー の研磨液を使用した化学機械研磨については、本願発明 者などによる特願平9-299937号および特願平1 0-317233号に詳しく記載されている。

【0108】研磨の条件は、一例として荷重=250g  $/cm^2$ 、ウエハキャリア回転数=30rpm 、定盤回転数= 25rpm 、スラリ流量=150cc/minとし、研磨パッド は、米国ロデール(Rodel) 社の硬質パッド(IC140 0)を使用する。研磨の終点は、主導体膜18aが除去 されて下地の導電性バリア膜17aが露出した時点と し、終点の検出は、研磨対象が主導体膜18aから導電 性バリア膜17aになったときに変化する定盤またはウ エハキャリアの回転トルク信号強度を検出することによ って行う。また、研磨パッドの一部に穴を開け、基板1 表面からの光反射スペクトル変化に基づいて終点を検出 したり、スラリの光学的スペクトル変化に基づいて終点 を検出したりしても良い。

【0109】上記の砥粒フリー化学機械研磨を行うこと により、配線溝16aの外部の主導体膜18aは殆ど除 去されて下層の導電性バリア膜17aが露出するが、下 地段差に起因して生じた導電性バリア膜17aの窪み

(矢印で示す) などには、この研磨では除去しきれなか った主導体膜18 aが残存する。

【0110】次に、配線溝16aの外部の導電性バリア 膜17aとその上面に局所的に残った主導体膜18aと を除去するために、ウエハ1Wを、上記図23~図25 に示した第1定盤31c1から第2定盤31c2に移 し、砥粒を含む研磨液 (スラリ) を使用した化学機械研 磨(有砥粒化学機械研磨) (第2ステップのСMP)を 行う。ここで有砥粒化学機械研磨とは、アルミナ、シリ カなどの粉末からなる砥粒の含有量が0.5重量%より も多いの研磨液を使用した化学機械研磨を意味する。本 50 重量%、より好ましくは $0.01\sim1$ 重量%、さらに好

実施の形態3では、研磨液として純水に5体積%の過酸 化水素、0.03重量%のクエン酸および0.5重量% の砥粒を混合したものを使用するが、これに限定される ものではない。この研磨液は、前記のスラリ供給管31 uを通じて第2定盤31c2の研磨パッド31pに供給 される。

【0111】また、この有砥粒化学機械研磨において は、導電性バリア膜17aの上面に局所的に残った主導 体膜18aの除去に引き続いて、配線溝16aの外部の 導電性バリア膜17aを除去する。そこで、導電性バリ ア膜17aに対する主導体膜18aの研磨選択比が前記 砥粒フリー化学機械研磨のそれよりも低い条件、例えば 選択比3以下の条件で研磨を行い、配線溝16aの内部 の主導体膜18aの表面が研磨されるのを抑制する。

【0112】研磨の条件は、一例として荷重=120g /cm<sup>2</sup>、ウエハキャリア回転数=30rpm 、定盤回転数= 25rpm 、スラリ流量=150cc/minとし、研磨パッド は、ロデール社のIC1400を使用する。研磨量は導 電性バリア膜17aの膜厚相当分とし、研磨の終点は、 20 導電性バリア膜17aの膜厚および研磨速度から算出し た時間によって制御する。

【0113】次いで、図28および図29に示すよう に、上記の有砥粒化学機械研磨を行うことにより、配線 溝16 aの外部の導電性バリア膜17 aは殆ど除去され て下層の絶縁膜12bが露出するが、下地段差に起因し て生じた絶縁膜12bの窪み (矢印で示す) などには、 上記の研磨で除去しきれなかった導電性バリア膜18a が残存する。

【0114】次に、配線溝16aの内部の主導体膜18 aの研磨を可能な限り抑制しつつ、配線溝16aの外部 の絶縁膜12b上に局所的に残った導電性バリア膜17 aを除去するための選択的化学機械研磨(第3ステップ のCMP)を行う。この選択的化学機械研磨は、主導体 膜18aに対する導電性バリア膜17aの研磨選択比が 少なくとも5以上となる条件で行う。また、この化学機 械研磨は、主導体膜18aの研磨速度に対する絶縁膜1 2 bの研磨速度の比が1よりも大きくなる条件で行う。

【0115】上記選択的化学機械研磨を行うには、一般 に前記有砥粒化学機械研磨で使用したような 0.5 重量 %よりも多いの砥粒を含有する研磨液に防食剤を添加し たものを使用する。防食剤とは、主導体膜18aの表面 に耐食性の保護膜を形成することによって研磨の進行を 阻止または抑制する薬剤をいい、ベンゾトリアゾール

(BTA)、BTAカルボン酸などのBTA誘導体、ド デシルメルカプタン、トリアゾール、トリルトリアゾー ルなどが使用されるが、特にBTAを使用した場合に安 定な保護膜を形成することができる。

【0116】防食剤としてBTAを使用する場合、その 濃度はスラリの種類にもよるが、通常は0.001~1

ましくは $0.1\sim1$  重量% (3段階)の添加で十分な効果が得られる。本実施の形態3では、研磨液として前記第2ステップの有砥粒化学機械研磨で使用した研磨液に防食剤として0.1 重量%のBTAを混合したものを使用するが、これに限定されるものではない。また、防食剤の添加による研磨速度の低下を避けるために、ポリアクリル酸、ポリメタクリル酸、これらのアンモニウム塩またはエチレンジアミン四酢酸(EDTA)などを必要に応じて添加してもよい。なお、このような防食剤を含むスラリを使用した化学機械研磨については、本願発明者などによる特願平10-209857号、特願平9-29937号、特願平10-317233号およびUSSN.09/527,751に詳しく記載されている。

【0117】この選択的化学機械研磨(第3ステップの CMP)は、前記の有砥粒化学機械研磨(第2ステップ のCMP)が終了した後、引き続いて図23~図25に示したCMP装置の第2定盤31c2の上で行われる。防食剤を添加した研磨液は、前記のスラリ供給管31uを通じて研磨パッド31pの表面に供給される。研磨の条件は、一例として荷重=120g/cm²、ウエハキャリア回転数=30rpm、定盤回転数=25rpm、スラリ流量=190cc/minとする。

【0118】次いで、図30および図31に示すよう に、上記の選択的化学機械研磨を行うことにより、配線 溝16aの外部の導電性バリア膜17aがすべて除去さ れ、配線溝16aの内部に埋込第2層配線L2が形成さ れる。埋込第2層配線L2の形成が完了した上記ウエハ 1Wの表面には、砥粒などのパーティクルやCu酸化物 などの金属粒子を含んだスラリ残渣が付着している。そ こで、このスラリ残渣を除去するために、まず、前記図 23に示すクリーン・ステーション31 dにおいてBT Aを含む純水でウエハ1Wを洗浄する。このとき、洗浄 液に800kHz以上の高周波振動を加えてウエハ1W の表面からスラリ残渣を遊離させるメガソニック洗浄を 併用してもよい。次に、表面の乾燥を防ぐためにウエハ 1Wを湿潤状態に保持した状態で研磨処理部31aから 後洗浄部31bに搬送し、第1洗浄部31i1において 0.1重量%のNH4 OHを含む洗浄液を用いたスク ラブ洗浄を行い、続いて第2洗浄部31i2において純 水を用いたスクラブ洗浄を行う。前記のように、後洗浄 部31bは、洗浄中のウエハ1Wの表面に光が照射する ことに起因して埋込第2層配線L2に腐食が発生するの を防ぐため、全体が遮光壁31mで覆われている。

【0119】上記スクラブ洗浄(後洗浄)が完了したウエハ1Wは、スピンドライヤ31jで乾燥された後、次工程へ搬送される。その後の工程は前記実施の形態1と同様である。図32は、上述した埋込第2層配線L2の形成プロセスの一部を示すフロー図である。これ以外の工程は、前記実施の形態1,2の各手段と同じである。

【0120】本実施の形態によれば、前記実施の形態 1,2の場合よりさらにTDDB寿命を向上できる。これは、有砥粒の場合、スラリには $2\sim3\,\mu$ mの粒径(2次粒径)の砥粒(T2、大地径)の砥粒(T3、大地径)の低粒(T4、大地径)の低粒(T4、大地径)の低粒(T5、大地径)の低粒(T8、大地径)の表面にダメージを与える。しかし、低粒フリーの場合にはスラリに低粒が含まれず、あるいは含まれていてもごく少数であるため、ダメージを大幅に軽減できる。このため、TDDB特性が改善されたものと考 T5 えられる。

【0121】(実施の形態4)本実施の形態4では、還 元性プラズマ処理として、前記実施の形態1~3のアン モニアプラズマ処理に代えて水素プラズマ処理を行う場 合について説明する。すなわち、本実施の形態4では、 上記のような СMP後洗浄処理 (スピンドライヤー等に よる最終的な乾燥処理を含む)後に、ウエハ1Wの主面 (特に埋込第2層配線L2が露出するCMP面) に対し て、水素プラズマ処理を施す。この水素プラズマ処理条 件は、例えばウエハ1Wの直径を8インチ (=約200 mm) とした場合、処理圧力を5.0Torr (=6. 6661×10<sup>2</sup>Pa)、高周波(RF)電力を600 W、基板温度を400℃、水素ガス流量を500cm³ /min、処理時間を10~30秒とした。電極間距離 は600mils (15.24mm) とした。処理ガス は、例えば水素 (H) の単体ガスまたは水素 (H) と窒 素(N)との混合ガスを用いた。これ以外は、前記実施 の形態1~3と同じである。

【0122】このような水素プラズマ処理を施すことにより、本発明者らによる特願平11-226876号や特願2000-300853号でも述べたように、有機系の除去能力が非常に高い(前記したアンモニアプラズマ処理等に比べて高い)ため、CMPでのスラリに含まれているBTA、スラリ成分やCMP後洗浄の有機酸とプロセス中に生成した残留有機物をほぼ完全に除去し、界面のリーク電流を減少させることができる。その結果、TDDB寿命をさらに向上させることができる。

【0123】(実施の形態5)本実施の形態5においては、上記還元性プラズマ処理として、アンモニアプラズマ処理および水素プラズマ処理の両方を行う場合について説明する。すなわち、ここでは、前記実施の形態1において、上記のようなCMP後洗浄処理(スピンドライヤー等による最終的な乾燥処理を含む)後に、ウエハ1Wの主面(特に埋込第2層配線L2が露出するCMP面)に対して、水素プラズマ処理を施した後、大気開放せず真空状態のままガスを変えてアンモニアプラズマ処理を施す。これ以外は、前記実施の形態1~4と同じである。また、水素プラズマおよびアンモニアプラズマの処理条件も、前記実施の形態1~4と同じなので説明を省略する。このように水素プラズマ処理とアンモニアプラズマ処理とを順に行うことにより、銅を主成分として

有する埋込第2層配線L2表面の還元および耐シリサイ ドバリア層の形成と、絶縁膜12bの界面のクリーニン グおよびSiH効果、SiN効果を得ることができ、さ らなる信頼性の向上を実現できる。層間絶縁膜が、例え ばTEOS (Tetraethoxysilane) ガスを用いたプラズ マCVD法で形成された酸化シリコン膜上に、プラズマ CVD法で形成された窒化シリコン膜を堆積することで 構成されている場合において、水素プラズマとアンモニ アプラズマとを組み合わせて行ったサンプルでは、アン モニアプラズマ処理単独の場合と比較して、TDDB寿 命が約2桁向上することが本発明者らによって明らかと された。また、層間絶縁膜として上記SiLKを用いた 場合でも、水素プラズマおよびアンモニアプラズマを用 いた場合には、例えば約0.13~0.17MV/c m、10年の動作環境でも充分な信頼度を確保できるこ とが本発明者らの実験によって明らかとされた。

【0124】以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。【0125】例えば前記実施の形態では銅を主成分とする配線の表層にシリコンを固溶させる方法として無機系シラン化合物ガス処理を例示したが、これに限定されるものではなく、例えば銅を主成分とする配線の表面にシリコン(Si)をイオン注入法によって打ち込み固溶させても良い。

【0126】また、前記実施の形態では銅の拡散を抑制または防止する原子をシリコンとした場合について説明したが、これに限定されるものではなく種々変更可能であり、例えばニッケル(Ni)またはルテニウム(Ru)等でも良い。この場合、銅を主成分とする埋込配線形成用の導体膜をスパッタリング法によりウエハの主面上に堆積する際に、ターゲットにニッケルまたはルテニウム等のような原子を数%程度混入させておく。この場合、ニッケルやルテニウムは、埋込配線の針(酸化銅)のて固溶される。これにより、埋込配線の銅(酸化銅)の拡散を抑制または防止できるので、SMに起因するボクルやルテニウムを数%程度固溶しても配線抵抗が大幅に上昇することもない。

【0127】また、前記実施の形態においては、Low-K材料を層間絶縁膜材料として用いた場合について説明したが、これに限定されるものではなく、層間絶縁膜を酸化シリコン膜とする一般的な埋込配線構造としても良い。

【0128】また、前記実施の形態では、Low-Kキャップ用の絶縁膜を有する場合について説明したが、前記CMP処理に際して前記砥粒フリー化学機械研磨を採用することにより、CMP面の絶縁膜の研磨面をスクラッチフリーにできるので、Low-Kキャップ用の絶縁

膜を無くした構造とすることも可能である。この場合、 配線層における絶縁膜の誘電率を大幅に低減でき、配線 容量を大幅に低減できるので、半導体装置の動作速度を 向上させることが可能となる。

【0129】また、前記実施の形態5では、水素プラズマ処理後にアンモニアプラズマ処理を施す場合について説明したが、これに限定されるものではなく種々変更可能であり、例えばアンモニアプラズマ処理後、真空状態を維持したまま水素プラズマ処理に連続的に移行しても良い。この場合でも、TDDB寿命を向上させることができる。

【0130】以上の説明では主として本発明者によって なされた発明をその背景となった利用分野であるCMI S回路を有する半導体集積回路装置の製造方法に適用し た場合について説明したが、それに限定されるものでは なく、例えばDRAM (Dynamic Random Access Memor y) 、SRAM (Static Random Access Memory) または フラッシュメモリ (EEPROM; Electric Erasable Programmable Read Only Memory) 等のようなメモリ回 20 路を有する半導体集積回路装置、マイクロプロセッサ等 のような論理回路を有する半導体集積回路装置あるいは 上記メモリ回路と論理回路とを同一基板に設けている混 載型の半導体集積回路装置等、他の半導体集積回路装置 の製造方法にも適用できる。本発明は、少なくとも埋込 銅配線構造を有する半導体集積回路装置、電子回路装 置、電子装置またはマイクロマシン等に適用可能であ

### [0131]

【発明の効果】本願によって開示される発明のうち、代 30 表的なものによって得られる効果を簡単に説明すれば、 以下の通りである。

【0132】すなわち、配線開口部内に形成された銅を主成分とする配線の表面に銅の拡散を抑制または防止するような第1原子を固溶させた後、成膜ガスとして有機系シラン化合物ガスを用いる化学気相成長法によって配線上に絶縁膜を堆積する工程を有することにより、銅を主成分とする配線を有する半導体集積回路装置のストレスマイグレーション不良を抑制または防止することができる。このため、銅を主成分とする配線を有する半導体40集積回路装置の信頼性を向上させることが可能となる。

### 【図面の簡単な説明】

【図1】本発明の一実施の形態のTDDB寿命測定に使用した試料の平面図である。

【図2】図1のB-B、線の断面図である。

【図3】図1のC-C'線の断面図である。

【図4】図1の試料を用いた場合の測定の概要を示した説明図である。

【図5】本発明の一実施の形態である半導体集積回路装置の製造工程のフロー図である。

50 【図6】本発明の一実施の形態である半導体集積回路装

置の製造工程中における要部平面図である。

【図7】図6のX1-X1線の断面図である。

【図8】図6に続く半導体集積回路装置の製造工程中における図6のX1-X1線に相当する部分の断面図である。

【図9】図8に続く半導体集積回路装置の製造工程中における図6のX1-X1線に相当する部分の断面図である。

【図10】図9に続く半導体集積回路装置の製造工程中における図6のX1-X1線に相当する部分の断面図である。

【図11】図10に続く半導体集積回路装置の製造工程中における図6のX1-X1線に相当する部分の断面図である。

【図12】図11に続く半導体集積回路装置の製造工程中における図6のX1-X1線に相当する部分の断面図である。

【図13】図12に続く半導体集積回路装置の製造工程中における図6のX1-X1線に相当する部分の断面図である。

【図14】図13に続く半導体集積回路装置の製造工程中における図6のX1-X1線に相当する部分の断面図である。

【図15】図14に続く半導体集積回路装置の製造工程中における要部平面図である。

【図16】図15のX2-X2線の断面図である。

【図17】図15に続く半導体集積回路装置の製造工程中における図15のX2-X2線に相当する部分の断面図である。

【図18】配線層間を接続する孔部分での抵抗上昇率を示したグラフ図である。

【図19】銅配線の表層にシリコンを固溶した場合における銅の拡散係数を測定したグラフ図である。

【図20】銅配線の表層に酸素を混入した場合における 銅の拡散係数を測定したグラフ図である。

【図21】本発明の他の実施の形態である半導体集積回路装置の製造工程の一部のフロー図である。

【図22】本発明の他の実施の形態である半導体集積回路装置の製造工程の一部のフロー図である。

【図23】銅を主成分とする埋込配線の形成に用いるC MP装置の全体構成の一例を示す説明図である。

【図24】図23のCMP装置のCMP処理部の説明図である。

【図25】図23のCMP装置のCMP処理部の説明図である。

【図26】本発明の他の実施の形態である半導体集積回路装置の製造工程中における要部平面図である。

【図27】図26の要部断面図である。

【図28】図26に続く半導体集積回路装置の製造工程中の要部平面図である。

【図29】図28の要部断面図である。

【図30】図28に続く半導体集積回路装置の製造工程中の要部平面図である。

42

【図31】図30の要部断面図である。

【図32】本発明の他の実施の形態である半導体集積回路装置の製造工程の一部のフロー図である。

【図33】本発明者が検討した半導体集積回路装置の配線構造の要部断面図である。

【図34】本発明者が検討した半導体集積回路装置の配 10 線構造の要部断面図である。

【図35】本発明者が検討した半導体集積回路装置の配線構造の要部断面図である。

【図36】本発明者が検討した半導体集積回路装置の配線構造においてボイドの発生原因の説明図である。

【符号の説明】

1W ウエハ

1S 半導体基板

2 分離部

3 ゲート絶縁膜

20 4 ゲート電極

5 サイドウォール

6,7 半導体領域

8 絶縁膜

9 コンタクトホール

10 プラグ

11a 絶縁膜

11b 絶縁膜

11c 絶縁膜

11d 絶縁膜

 30
 12a
 絶縁膜

 12b
 絶縁膜

12c 絶縁膜

12d 絶縁膜

13 スルーホール

14 プラグ

15a 絶縁膜

15b 絶縁膜(第2絶縁膜)

15c 絶縁膜

15d 絶縁膜(第2絶縁膜)

40 16a 配線溝 (配線開口部)

16b 配線溝(配線開口部)

17a 導電性バリア膜(第1導体膜)

17b 導電性バリア膜(第1導体膜)

18a 主導体膜 (第2導体膜)

18b 主導体膜 (第2導体膜)

19 スルーホール (配線開口部)

31 CMP装置

31a 研磨処理部

31b 後洗浄部

50 31c1 第1定盤

31c2 第2定盤

31d クリーン・ステーション

31g 回転アーム

31e ローダ

31f アンローダ

31h ローダ

3111 第1洗浄部

3112 第2洗浄部

31 j スピンドライヤ

31k アンローダ

31n 駆動機構

31p 研磨パッド

31q 駆動機構

31r ウエハキャリア

31s ウエハチャック

31t リテーナリング

31u スラリ供給管

31v 駆動機構

31w ドレッサ

31m 遮光壁

50,51 埋込配線

52 スルーホール

53 埋込配線

54 ボイド

55 三重点

L 櫛形配線

M2 第2配線層

10 P1, P2 パッド

S 測定ステージ

H ヒータ

Qp pチャネル型のMIS・FET

Qn nチャネル型のMIS・FET

PWL p型ウエル

NWL n型ウエル

Sr スラリ

【図1】

【図2】


图 2

【図3】

図 1

P1(F2)

**Ø** 3




【図4】


【図19】

図 19

, red - 1




温度 (°C)
10<sup>-3</sup>
10<sup>-3</sup>
10<sup>-3</sup>
10<sup>-3</sup>
10<sup>-3</sup>
10<sup>-3</sup>
10<sup>-3</sup>
10<sup>-3</sup>
10<sup>-3</sup>
(K<sup>-1</sup>)




絶縁キャップ膜の堆積

**2** 5





# 【図7】





# [図8]





# 图 9







【図10】

【図11】


図 11






【図12】


图 12



【図14】




【図16】




# 【図13】


図 13



1W:ウエハ 1S:半導体基板 11b,12b,15a:絶縁膜(第1絶縁膜) 15b:絶縁膜(第2絶縁膜)





# 【図15】



【図18】


**2** 18






[図23]

図 23





[図24]

**24** 




[図27]






【図34】

図 34



【図36】

**2** 36



# フロントページの続き

## (72)発明者 三浦 典子

東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内 Fターム(参考) 5F033 HH04 HH08 HH09 HH11 HH18

HH19 HH23 HH25 HH27 HH32

HH33 HH34 JJ19 JJ33 KK03

KK08 KK09 KK18 KK25 KK27

KK33 MM01 MM02 MM07 PP15

PP27 PP28 QQ09 QQ10 QQ25

QQ31 QQ37 QQ48 QQ91 RR04

RR06 RR08 RR09 RR11 RR15

RR21 SS11 SS15 SS21 XX06

XX24

5F048 AA01 AB03 AC01 AC03 BA01

BE03 BF01 BF12 BF16 BF17

BG14